JPH02264324A - シフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は演算回路、とくに、固定小数点演算を行なう演
算回路に適用されるシフト回路に関するものである。

（従来の技術） 最近、信号処理の分野でディジタル・シグナルプロセッ
サ（ＤＳＰ）が多用されている０周知のようにディジタ
ル・シグナルプロセッサは、浮動小数点演算を基本とす
るものと、固定小数点演算を基本とするものがある。浮
動小数点演算を基本とするディジタル・シグナルプロセ
ッサは、数値を指数部と仮数部に分けて表現するので、
同一ビット幅で表現可能な数値の幅すなわちダイナミッ
クレンジが広い特徴がある。しかし、計算処理の結果、
仮数部の値が所定の範囲を逸脱したときは、仮数部の値
を左または右にシフトし、それにともない指数部をシフ
ト分だけ増減することによって、仮数部を所定の範囲に
おさめる正規化処理を行なわなければならない、したが
って１回路が複雑であり、固定小数点演算を基本とする
ディジタル・シグナルプロセッサに比較して、低速動作
、高価格および大消費電力の欠点を有する。

固定小数点演算を基本とするディジタル・シグナルプロ
セッサは、数値を仮数部のみで表現し、指数部は固定さ
れている。このため、ダイナミックレンジが狭い、しか
し、高速動作、低価格および低消費電力である点で優れ
、多くの装置に使用されている。

固定小数点演算を基本とするディジタル・シグナルプロ
セッサ、たとえばテキサスインスツルメント社のモデル
ＴＭＳ　３２０３０などでは、ダイナミックレンジの狭
さを補償するためにシフト回路を内蔵している。このシ
フト回路は、計算処理によって広がったビット幅のうち
の所望の部分を外部からの信号によって抜き出す操作を
行なう、この信号は、シフト量の記述されたプログラム
を実行スるプログラム制御機構から与えられる。このよ
うなプログラムは、計算処理で予定される信号のすべて
についてシミュレーションおよび評価を行ない、演算部
の計算能力を最も有効に利用可能なシフト量を決めて、
作成される。

（発明が解決しようとする課題） しかしこの方法では、ディジタル拳シグナルプロセッサ
において、たとえば、信号間のＮ次相間から平均信号パ
ワーによる信号比を求める場合、その信号が音声信号な
ど最大値と最小値との差が大きい信号であるときは１次
のような問題が生ずる。

浮動小数点演算を基本とするディジタル・シグナルプロ
セッサを用いて解を求めるときは、その表現できる数値
のダイナミックレンジが広いため、固定小数点演算を基
本とするディジタル・シグナルプロセッサを用いた場合
に生ずる問題は、発生しない、しかしディジタル・シグ
ナルプロセッサ自体が低速動作、高価格および大消費電
力である。

一方、固定小数点演算を基本とするディジタル・シグナ
ルプロセッサを用いて解を求める場合。

シフト量をプログラムで定義しなければならない、その
ため、前述のように、予定されるすべての信号について
シミュレーションと評価を行ない、演算部の計算能力を
最も効果的に利用できるシフト量を決定するが、次の問
題がある。

たとえば、予定される最大値を有する信号に合わせてシ
フト量を決定すると、大部分の信号が必要以上に小さな
値をとり、したがって演算部の計算能力に無駄が多い、
このため、正確な解が得られない、そこで、予定される
信号の平均値に合わせてシフト量を決定すれば、最大値
を有する信号が入力されたとき演算部の計算能力を越え
るので、オーバフローが生ずる。このため、誤った結果
が発生する。つまり、シフト量をどのように決定しても
、常に正しい結果が得られるとは限らない、このように
、浮動小数点演算を基本とするディジタル拳シグナルプ
ロセッサを使用すると、高価で、しかも低速にしか解が
得られない、また固定小数点演算を基本とするディジタ
ル・シグナルプロセッサを用いると、プログラムに記述
すべきシフト量が決定できないので、正しい解が得られ
ないという欠点があった。

本発明は、以上述べた欠点を解消し、信号の最大値と最
小値との差が大きい場合でも固定小数点を基本とするデ
ィジタル・シグナルプロセッサで正確な解を得ることを
可能とするシフト回路を提供することを目的とする。

（課題を解決するための手段） 本発明によれば、プログラム制御の下に入力データをシ
フトして出力するシフト回路は、入力データの最上位ビ
ットに続くサインビットを単一ビットに変換するための
第１のシフト量を求めるシフト量計算手段と、プログラ
ムに記述されている第２のシフト量が入力され、プログ
ラム制御の下に、第１および第２のシフト量のいずれか
を選択する選択手段と、入力データを受け、この選択さ
れたいずれかのシフト量に応じて入力データをシフトし
て出力するシフト手段とを有する。

（作　用） 本発明によれば、シフト量計算手段で入力データの最上
位ビットに続くサインビットを１ビツトに変換するため
の第１のシフト量を求める。

方、プログラムに記述されている第２のシフト量が入力
される０選択手段は、プログラム制御を受け、両者の一
方を選択してシフト手段に入力する。シフト手段のシフ
トを、プログラムに決められている第１のシフト量で制
御する以外に、プログラム制御では実行できない入力デ
ータに対応してその情報量を最大に活用する第２のシフ
ト量による制御を行なう、さらに、第２のシフト量を固
定または更新することにより、演算に対応したデータを
供給することができる。

（実施例） 次に添付図面を参照して本発明によるシフト回路の実施
例を詳細に説明する。

第１図に示す本発明の実施例のシフト回路ｌＯは、たと
えば、ディジタル・シグナルプロセッサとアキュミュレ
ータ（図示せず）との間に接続される０本口路１０は、
アキュミュレータの演算によりビット幅が広がったデー
タが入力ポート１に入力されると、これをシフトしてデ
ータバスのビット幅に縮小し、出力ポート３よりデータ
バスに出力する演算回路である。シフトの制御は、ディ
ジタル拳シグナルプロセッサのプログラム制御部（図示
せず）からの制御信号によって行なわれる。この点は、
基本的には従来例と同じである。

しかし本実施例は、シフト量計算回路１２を有し、プロ
グラム制御によらないシフト制御を行なえることが従来
例と基本的に相違する点の１つである。

本回路１０はシフト部１４を有し、これは、入力ポート
ｌより入力される入力データＩｎをマルチプレクサ０１
０Ｘ）　１１３から与えられるシフト量ＳＯに従ってシ
フトし、その結果の出力データＯＤを出力ポート３に出
力する回路である。シフト量計算部１２は、入力ポート
１よりの入力データ１０からデータシフト量Ｓ１を計算
し、これをその出力２０からレジスタ１８へ出力する演
算回路である。ディジタル拳シグナルプロセッサのプロ
グラム制御部からは。

レジスタ１８の制御信号入力端子５にレジスタ制御信号
Ｓ４が入力され、マルチプレクサ１６の入力端子７およ
び８にそれぞれプログラムシフト量Ｓ２および選択信号
Ｓ３が入力される。

レジスタ１８は、後述する動作モードに応じてレジスタ
制御信号Ｓ４により、その保有するデータシフト量を固
定したり、または更新して、データシフト量Ｓ５として
マルチプレクサ１Ｂに与える回路である。マルチプレク
サ１Ｂは、制御端子８に与えらる選択信号Ｓ３に応じて
レジスタ１８からの第１のシフト量Ｓ５またはプログラ
ム制御部からの第２のシフト量Ｓ２を選択し、最終的な
シフト量ＳＯとしてシフト部１４へ与える回路である。

第２図にシフト量計算部１２の具体的な回路構成例を示
す、この回路１２は、入力ポート１より入力データ１０
が入力されると、シフト量の計算を行ない、その計算結
果を示すシフト量Ｓ１を出力ポート２０に出力する。こ
の例では、入力データＩＤは８ビットＮＳＲ，ａ８．　
ａ５〜ａＯよりなり、シフト量を示す出力データＳｌは
７ビツ）　ｂｏ、　ｂｌＮｂＥｌからなる。

両ポートｌと２０の間には、排他的論理和ゲート３１、
３２〜３７、ＯＲゲー）４１．４２〜４５、および一方
の入力が負論理の２人力ＡＮＤゲー）５１．５２〜５Ｂ
が図示のように接続されて構成されている。この回路１
２において、たとえば、入力ポート１に入力ビット列ｒ
　０ＯＩＯＱ１００Ｊが入力されると、出力ポート２０
にはシフト量Ｓｔｌとしてビット列ｒ０１０００００　
Ｊが生成される。これをここでは例（ａ）と称する。ま
た、たとえば入力ビット列ｒ　ｌｌｌ０ＩＩＯＩＪが入
力されると、出力ビツト列ｒ００１００００　Ｊが生成
される。これを例（ｂ）とする。

入力ビツト列のＭＳＨに続くサインビット、例（ａ）で
は「０」、また例（ｂ）ではｒｉｌ」、が有意ビットで
ないので、シフト量計算部１２は、シフト部１４で複数
のサインビットを単一のビットに変換するための第１の
シフト量Ｓｔを生成する。これによりシフト部１４では
、例（ａ）について１ビツト、同（ｂ）については２ビ
ツトのシフトが行なわれる。したがって、従来のシフト
方式に比べて、シフト部１４の出力３に得られる出力デ
ータＯｎの有効桁数が多くなり、その情報量が増加する
。

本シフト回路ｌＯは１次のような３通りの動作モードを
有する。まず第１に、プログラム制御部がレジスタ１８
にその保有するレジスタ値を固定する旨を指示するレジ
スタ制御信号Ｓ４を与え、マルチプレクサ１８には、そ
の人カフに第２のシフ）１１Ｓ２を与えるとともに、制
御人力８に第２のシフト量Ｓ２の選択を指示する選択信
号Ｓ３を与える場合である。この選択信号Ｓ３に応動し
てマルチプレクサ１８は、第２のシフト量Ｓ２を選択し
てこれを最終のシフト量ＳＯとしてシフト部１４へ出力
する。この場合、実際のシフト量ＳＯは、プログラム制
御部から与えられたちのＳ２であり、したがって従来と
同様なプログラム制御によるシフトが行なわれる。

第２の動作モードでは、プログラム制御部がレジスタ１
８にシフト量計算部１２から新たな第１のシフト量Ｓｔ
を取り込む旨を指示するレジスタ制御信号Ｓ４を与え、
マルチプレクサ１Ｂには、その人力８に第１のシフト量
Ｓ５の選択を指示する選択信号Ｓ３を与える。シフト量
計算部１２は、前述の機能により入力データＩｎを取り
込み、これについてシフト量の演算を行なう０選択性号
Ｓ３に応動してマルチプレクサ１Ｂは、第１のシフト量
Ｓ１を選択してこれを更新されたシフト量ＳＯとしてシ
フト部１４へ提供する。

第３の動作モードにおいて、プログラム制御部はレジス
タ１８にレジスタ値を固定する旨のレジスタ制御信号Ｓ
４を与え、マルチプレクサ１Ｂには、その人力８に第１
のシフト量Ｓ５の選択を指示する選択信号Ｓ３を与える
０選択性号Ｓ３に応動してマルチプレクサ１８は、レジ
スタに保持されている第１のシフト量Ｓ５を選択してこ
れをシフト量ＳＯとしてシフト部１４へ送る。

本実施例で実現される第２および第３の動作モードを組
み合わせることにより、信号間の比を求める問題であっ
てその信号が音声信号のように最大値と最小値との差が
大きい信号である場合でも、固定小数点を基本とするデ
ィジタル・シグナルプロセッサで正確な解を得ることが
できる。また、第１、第２および第３の動作モードを組
み合わせることにより、上述の場合で固定小数点を基本
とするディジタル・シグナルプロセッサで正確な解が得
られることを、具体的な例で従来と比較して説明する。

信号の０次と１次の相関値の比を計算する場合、ｍ個の
入力信号のｊ次相関値Ｃｊの式は、で表現される。ただ
し、Ｓｉは１番目の入力信号、０次と１次の相関値の比
は、Ｃ１／Ｃｏで表現される。

ここで、外部データ幅８ピツ）　（−１２８〜÷１２７
を表現可能）の固定小数点演算を基本とするディジタル
・シグナルプロセッサで計算する場合、ｓ−４゜ａＯ−
５８，５１ｍ１４Ｇ、　５２−７２．５３ｍ−８０，５
４ｍ４Ｂとするとき、シフト回路１０に入力される信号
は、Ｃ０＝６４００．　　ＣＩ＝１２８０と計算される
。

従来のシフト回路では、シフト量がプログラムに記載さ
れている。たとえば、そのようなシフト回路の出力が８
ビツト幅におさまるように「６ビツト右にシフト」と記
述されていると、これにより、　ＣＧ＝１００．　ＣＩ
＝２０となり、ＣＩ／Ｃ０・２Ｇ／１００と計算される
。

これを本実施例におけるシフト回路ｌＯで行なうと、Ｃ
Ｏが入力されたときに第１のシフト量Ｓ５が入力データ
ＩＤで決まり、シフト部１４では８ビツト幅に収まるよ
うに６ビツト右にシフトさせる。これによりＣ０＝１０
０となり１次にＣＩシカ−力されたとき、シフト動作は
同様に６ビツト右にシフトとなる。そこでＣＩ＝２０と
なる。この結果からＣＩ　／　Ｃ０＝２０／１００と計
算される。

次に、これと同じプログラムを入力信号の大きさがｌ／
８になった場合について考える。これは、信号が小さい
ときに相当し、正解は ＣＩ　／　Ｃ０＝２０／１００となる。

シフト量がプログラムで決められている方式の固定小数
点演算を基本とするディジタル・シグナルプロセッサで
は、先の操作と同様に６ビツト右にシフトされない、し
たがってシフト回路の出力はＣＯ＝１．　ＣＩ＝０とな
り、　ＣＩ／ＣＯ＝０／Ｉと計算され、正しい解が求ま
らない。

しかし、本実施例のシフト回路１０では、データＣＯが
入力されたときに第１のシフト量を入力データ■０で更
新する。すなわち、入力値が８ビツト幅に収まっている
ので、シフトを行なわない第２の動作モードとなる。シ
フト回路１０の出力はｃｏ＝ｔｏｏとなり１次にＣｔが
入力されたときシフト動作は、レジスタＩ８の情報によ
り行なわれない。

このため、シフト回路ｌＯの出力は、ＣＩ＝２０となり
、Ｃ１／Ｃ０・２０／１００と計算される。

（発明の効果） このように本発明によれば、シフト回路は、有意値を有
さないサインビットを１ビツトに圧縮することにより、
シフト後のデータの情報量が増加し、他の処理回路に精
度のよい演算を可能とする。また、固定小数点演算によ
り信号比を求めるシグナルプロセッサなどでは、従来例
のようにプログラムのみによりシフト量を決めていると
入力データの変化に追従できない場合に誤った解を生成
していたが、本発明では、入力データに対応したシフト
が可能であり、シフトにより誤った解が出力されること
がない。

【図面の簡単な説明】

第１図は本発明によるシフト回路の実施例を示す機能ブ
ロック図、 第２図は、第１図に示す実施例におけるシフト量計算部
の回路構成例を示す回路図である。 、１分の　　の１ １０、、、シフト回路 １２、、、シフト量計算部 １４、、、マルチプレクサ １８、、、レジスタ

Claims (1)

1. 【特許請求の範囲】 １、プログラム制御の下に入力データをシフトして出力
   するシフト回路において、該回路は、前記入力データの
   最上位ビットに続くサインビットを単一ビットに変換す
   るための第１のシフト量を求めるシフト量計算手段と、 プログラムに記述されている第２のシフト量が入力され
   、プログラム制御の下に、第１および第２のシフト量の
   いずれかを選択する選択手段と、 前記入力データを受け、該選択されたいずれかのシフト
   量に応じて該入力データをシフトして出力するシフト手
   段とを有することを特徴とするシフト回路。 ２、請求項１に記載のシフト回路において、該回路は、 前記求められた第１のシフト量を記憶する記憶手段を含
   み、 該記憶手段は、該記憶手段の記憶内容の固定および更新
   を選択的に、プログラム制御の下に、行なうことを特徴
   とするシフト回路。