JPH02265249A - Ｍｏｓ型トランジスタ - Google Patents
Ｍｏｓ型トランジスタInfo
- Publication number
- JPH02265249A JPH02265249A JP8569289A JP8569289A JPH02265249A JP H02265249 A JPH02265249 A JP H02265249A JP 8569289 A JP8569289 A JP 8569289A JP 8569289 A JP8569289 A JP 8569289A JP H02265249 A JPH02265249 A JP H02265249A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thermal oxide
- trapped
- hot carriers
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000000969 carrier Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 4
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＭＯＳ型トランジスタ、特にライトリ・ドー
プド・ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ）構造（以下、ＬＤＤ構造という）を有するトラン
ジスタに関する。
プド・ドレイン（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ）構造（以下、ＬＤＤ構造という）を有するトラン
ジスタに関する。
（従来の技術）
トランジスタが微細化されるに伴ない、ドレイン近傍に
電界が集中しホットキャリアが発生し、閾値電圧変動等
の特性劣化を引き起こす。
電界が集中しホットキャリアが発生し、閾値電圧変動等
の特性劣化を引き起こす。
第２図は上記電界を緩和するための従来のＬＤＤ構造の
トランジスタを示すものである。第２図において、６は
ポリシリコン、７はゲート酸化膜、８はスペーサー、９
は不純物拡散領域（低濃度）、ＩＯは不純物拡散領域（
高濃度）、１１は基板である。
トランジスタを示すものである。第２図において、６は
ポリシリコン、７はゲート酸化膜、８はスペーサー、９
は不純物拡散領域（低濃度）、ＩＯは不純物拡散領域（
高濃度）、１１は基板である。
第２図に示すように２種類の不純物濃度を有し、チャネ
ル側には低濃度の不純物拡散領域９がくるような構造の
トランジスタが多く使用されている。
ル側には低濃度の不純物拡散領域９がくるような構造の
トランジスタが多く使用されている。
（発明が解決しようとする課題）
しかしながら、上記従来のＬＯＤ構造のトランジスタは
、以前のトランジスタよりホットキャリアの発生が抑え
られるものの皆無ではなく、しかも、ホットキャリアの
発生する箇所が丁度スペーサーの下（第２図８の下）と
なる。このスペーサーは気相成長した酸化膜であるため
トラップ準位が多くトラップされ易い問題がある。さら
にスペーサーには、強制的に電位を与えないので、トラ
ップされたホットキャリアは直接チャネル部に影響を及
ぼすことになる問題があった。
、以前のトランジスタよりホットキャリアの発生が抑え
られるものの皆無ではなく、しかも、ホットキャリアの
発生する箇所が丁度スペーサーの下（第２図８の下）と
なる。このスペーサーは気相成長した酸化膜であるため
トラップ準位が多くトラップされ易い問題がある。さら
にスペーサーには、強制的に電位を与えないので、トラ
ップされたホットキャリアは直接チャネル部に影響を及
ぼすことになる問題があった。
本発明はこのような従来の問題を解決するものであり、
信頼性の高いＭＯ３型トランジスタを提供することを目
的とするものである。
信頼性の高いＭＯ３型トランジスタを提供することを目
的とするものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、ＬＤＤ構造の低濃
度不純物領域の上にトラップ準位の少ない熱酸化膜がく
るようにし、さらに、この熱酸化膜上にはゲート電極と
なるポリシリコンを成長させるようにしたものである。
度不純物領域の上にトラップ準位の少ない熱酸化膜がく
るようにし、さらに、この熱酸化膜上にはゲート電極と
なるポリシリコンを成長させるようにしたものである。
（作 用）
したがって、本発明によれば、低濃度の不純物領域の上
に熱酸化膜を形成することにより、この不純物領域に電
界が集中し、ホットキャリアが発生しても上記の熱酸化
膜はトラップ準位が少ないためトラップされにくい。ま
た、トラップされたとしても熱酸化膜には強制的に電圧
が印加されているので、トラップされたキャリアがチャ
ネル部に悪影響を及ぼすことはない。さらに、低濃度の
不純物領域は水平方向に濃度勾配をもっており、濃度分
布が均一な場合程相互コンダクタンスの低下はない。
に熱酸化膜を形成することにより、この不純物領域に電
界が集中し、ホットキャリアが発生しても上記の熱酸化
膜はトラップ準位が少ないためトラップされにくい。ま
た、トラップされたとしても熱酸化膜には強制的に電圧
が印加されているので、トラップされたキャリアがチャ
ネル部に悪影響を及ぼすことはない。さらに、低濃度の
不純物領域は水平方向に濃度勾配をもっており、濃度分
布が均一な場合程相互コンダクタンスの低下はない。
（実施例）
第１図は本・発明の一実施例におけるトランジスタの構
造を示すものである。第１図において、１はポリシリコ
ン、２はゲート酸化膜、３は不純物拡散領域（低濃度）
、４は不純物拡散領域（高濃度）、５は基板である。
造を示すものである。第１図において、１はポリシリコ
ン、２はゲート酸化膜、３は不純物拡散領域（低濃度）
、４は不純物拡散領域（高濃度）、５は基板である。
次にトランジスタの形成について説明する。半導体基板
５を熱酸化しゲート酸化膜２を形成する。
５を熱酸化しゲート酸化膜２を形成する。
このゲート酸化膜２上に電接となるポリシリコン１を成
長させる。低濃度の不純物拡散領域３の上のポリシリコ
ン膜厚がチャネル部の上のものより薄くかつテーパーを
もつようにする。この薄いポリシリコンの膜厚は、低濃
度の不純物注入を行う際には注入のマスクとはならず、
かつ高濃度の不純物注入の場合には注入マスクとなるよ
うな膜厚とする。次に低濃度の不純物拡散領域３を形成
するために例えば燐の注入を行い、さらに、高濃度の不
純物拡散領域４を形成するために例えば砒素の注入を行
ってＭＯ８型トランジスタを形成する。
長させる。低濃度の不純物拡散領域３の上のポリシリコ
ン膜厚がチャネル部の上のものより薄くかつテーパーを
もつようにする。この薄いポリシリコンの膜厚は、低濃
度の不純物注入を行う際には注入のマスクとはならず、
かつ高濃度の不純物注入の場合には注入マスクとなるよ
うな膜厚とする。次に低濃度の不純物拡散領域３を形成
するために例えば燐の注入を行い、さらに、高濃度の不
純物拡散領域４を形成するために例えば砒素の注入を行
ってＭＯ８型トランジスタを形成する。
（発明の効果）
本発明は上記実施例から明らかなように、ホットキャリ
アがトラップされにくく、ホットキャリアがチャネル部
に悪影響を及ぼさない等からトランジスタの信頼性の向
上が図れる。また、従来のＬ Ｄ Ｄ構造を形成する時
のようなスペーサーを必要としないため、気相成長及び
エツチングの工程が省略できるという効果を有する。
アがトラップされにくく、ホットキャリアがチャネル部
に悪影響を及ぼさない等からトランジスタの信頼性の向
上が図れる。また、従来のＬ Ｄ Ｄ構造を形成する時
のようなスペーサーを必要としないため、気相成長及び
エツチングの工程が省略できるという効果を有する。
第１図は本発明の一実施例におけるトランジスタの構造
断面図、第２図は従来のＬＤＤ構造のトランジスタの断
面図である。 １．６ ・・・ポリシリコン、 ２，７・・・ゲート酸
化膜、 ３，９ ・・・不純物拡散領域（低濃度）、
４，１０・・・不純物拡散領域（高濃度）、 ５，１１
・・・基板、 ８ ・・スペーサー 第１図 １ ポリシリコン 特許出願人 松下電子工業株式会社 ５ 不板
断面図、第２図は従来のＬＤＤ構造のトランジスタの断
面図である。 １．６ ・・・ポリシリコン、 ２，７・・・ゲート酸
化膜、 ３，９ ・・・不純物拡散領域（低濃度）、
４，１０・・・不純物拡散領域（高濃度）、 ５，１１
・・・基板、 ８ ・・スペーサー 第１図 １ ポリシリコン 特許出願人 松下電子工業株式会社 ５ 不板
Claims (1)
- ゲート電極の断面形状が矩形ではなく、前記ゲート電極
の端膜厚が薄く、かつ前記薄い膜厚の電極の下に低濃度
の不純物拡散領域を有することを特徴とするＭＯＳ型ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8569289A JPH02265249A (ja) | 1989-04-06 | 1989-04-06 | Ｍｏｓ型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8569289A JPH02265249A (ja) | 1989-04-06 | 1989-04-06 | Ｍｏｓ型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02265249A true JPH02265249A (ja) | 1990-10-30 |
Family
ID=13865892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8569289A Pending JPH02265249A (ja) | 1989-04-06 | 1989-04-06 | Ｍｏｓ型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02265249A (ja) |
-
1989
- 1989-04-06 JP JP8569289A patent/JPH02265249A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254490A (en) | Self-aligned method of fabricating an LDD MOSFET device | |
| US5518944A (en) | MOS transistor and its fabricating method | |
| US5426327A (en) | MOS semiconductor with LDD structure having gate electrode and side spacers of polysilicon with different impurity concentrations | |
| JP2690069B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100238699B1 (ko) | Soimos트랜지스터 | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| US20020050618A1 (en) | Semiconductor device and manufacturing method thereof | |
| US5913116A (en) | Method of manufacturing an active region of a semiconductor by diffusing a dopant out of a sidewall spacer | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH02265249A (ja) | Ｍｏｓ型トランジスタ | |
| JPH02265248A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS63142676A (ja) | 半導体装置の製造方法 | |
| JP3250298B2 (ja) | 半導体装置の製造方法 | |
| JPH0438834A (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100244264B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0182029B1 (ko) | 모스 반도체 장치 및 그 제조 방법 | |
| JPH01191476A (ja) | 半導体装置 | |
| KR100226261B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0172820B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR950005477B1 (ko) | 반도체장치의 제조방법 | |
| KR940004258B1 (ko) | 소이구조의 반도체 소자 제조방법 | |
| JPH0724311B2 (ja) | 半導体装置の製造方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0410547A (ja) | 半導体装置の製造方法 |