JPH02265262A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH02265262A
JPH02265262A JP8750289A JP8750289A JPH02265262A JP H02265262 A JPH02265262 A JP H02265262A JP 8750289 A JP8750289 A JP 8750289A JP 8750289 A JP8750289 A JP 8750289A JP H02265262 A JPH02265262 A JP H02265262A
Authority
JP
Japan
Prior art keywords
wiring
interlayer insulating
insulating film
forming
wiring part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8750289A
Other languages
English (en)
Inventor
Kenji Kitagawa
謙治 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8750289A priority Critical patent/JPH02265262A/ja
Publication of JPH02265262A publication Critical patent/JPH02265262A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の製造方法に関し、特に多層配
線の形成方法に関する。
〔従来の技術〕
従来、有機樹脂材料を層間絶縁膜として用いる多層配線
の形成方法においては、第3UAに示すように、半導体
基板1上に下層配線16を形成したのち、有機樹脂J?
W 15を形成して層間絶縁膜としていた。
〔発明が解決しようとする課題〕
上述した従来の多層配線の形成方法においては、下層配
線16を形成したのちに有機樹脂層15を形成するため
、下層配線16の段差によっては層間絶縁膜を完全に平
坦化できないため、上層配線のカバレッジが悪くなると
いう欠点がある。さらに下層配線16の間隔がせまく、
特に配線の厚さよりも間隔がせまいような場合は、配線
形成後に有機樹脂を塗布したときに、有機樹脂配線間に
はいりこみにくいため、空洞17が発生するという欠点
がある。
〔課題を解決するための手段〕
本発明の半導体集積回路の製造方法は、半導体基板上に
有機材料からなる第1の層間絶縁膜を形成したのち半導
体基板に達する配線形成用の溝を形成する工程と、前記
溝の内部に第1の配線を形成する工程と、前記第1の配
線表面を含む全面に有機材料からなる第2の層間絶縁膜
を形成する工程と、前記第2の層間絶縁膜に配線接続用
の開口部を形成し第1の配線の表面を露出させる工程と
、前記開口部を介して第1の配線に接続する第2の配線
を形成する工程とを含んで構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(h)は本発明の第1の実施例を説明す
るための半導体チップの断面図である。
まず第1図(a>に示すように、半導体基板1上に有機
樹脂としてポリイミド前駆体材料を塗布し、熱処理して
ポリイミド化し、厚さ3μmの第1ポリイミド層2を形
成する。
次に第1図(b)に示すように、全面に0.5μm厚の
窒化膜3をプラズマCVD法により形成したのち、この
窒化y41A3をフォトリソグラフィーとCF4ガスを
用いたりアクティブイオンエツチング法によりパターニ
ングする。次でこの窒化膜3をマスクにし、酸素ガスを
用いたりアクティブイオンエツチング法により第1ポリ
イミド層2に深さ3μm、幅1.0μmの溝11を形成
する。
次に第1図(C)に示すように、窒化M3を除去したの
ちスパッタリング法を用いて0.05μm厚の金からな
るメツキ用電極4を形成する。
次に第1図(d)に示すように、全面にフォトレジスト
膜5を形成したのちパターニングし、溝11部のメツキ
用電極4を露出させる。この際上層配線と接続をはかる
部分はスルーホールの広ろがりや目ずれを考慮し、溝1
1の幅より広いスルーホールを形成しておく。
次に第1図(e)に示すように、フォトレジスト膜5を
マスクにして電解金メツキを行ない、厚さ3.5μmの
第1の配線6を形成する。この第1の配線は、第1ポリ
イミド層2から約0.5μmとびだした形状で形成する
のが望ましい。
次に第1 (:4 (f )に示すように、フォトレジ
スト膜5を!II faした後、イオンミリングにより
全面をエツチングし、第1の配線部以外の不要なメツキ
用電極4を除去したのち、第2ポリイミド層7を1μm
厚に形成する。第1の配線6による0、5μm程度の段
差は充分に千用化することができる。
次に第1E′¥l(g)に示すように、フォトレジスト
膜をマスクとしてこの第2ポリイミド屑7をパターニン
グし、第1の配線6を露出するスルーホール8を形成す
る。ポリイミド層のエツチング液としてヒドラジンを含
むウェットエツチング液を用いる。
次に第1図(h)に示すように、第1の配線6の形成工
程と同様に操作し、第2の配線用のメツキ用電極4Aを
形成し、電解金メツキ法により第1の配線6に接続する
1μm厚の第2の配線10を形成する。
このように第1の実施例によれば、層間絶縁膜の湧の中
に配線を形成するため、従来例に比較し、平坦でカバレ
ッジのよい多層配線を形成することができる。さらに配
線の厚さよりも配線間隔がせまい場合でも、層間絶縁膜
としてのポリイミド層に空洞が出来ることはなくなる。
第2図(a)、(b)は本発明の第2の実施例を説明す
るための半導体チップの断面図である。
まず第2図(a)に示すように、半導体基板1上に酸化
膜11を形成したのち、半導体基板1と電気的接続をは
かるためのコンタクト孔12を形成する。次で配線に用
いる金が半導体基板1に拡散しないようにするためのバ
リアメタルとしてTiW膜13を形成したのち、第1の
実施例と同様の形成方法を用いて第1ポリイミド層2、
メツキ用型i4.3.5・μm厚の第1の配線6を形成
する。この際同時に第1ポリイミド層2にも0.5μm
厚の第1の配線6Aを形成する。
ポリイミド層上の平坦部に設けた第1の配線6Aの配線
抵抗は、第1ポリイミイド層2の溝に設けた同一配線幅
をもつ第1の配線6の配線抵抗よりも大きくなるが、半
導体基板1との間の配線容量は小さくすることができる
次に第2図(b)に示すように、第2ポリイミイドN7
を形成したのちスルーホールを形成し、第1の配線6と
同様の形成方法を用いて第2の配線10を形成する。本
第2の実施例では、0.5μm厚で第1ポリイミド層2
上の平坦部に形成した配線6Aと溝部に金を埋めこんで
形成した配線6の2種類の配線を使用することができる
すなわち、配線容量を減らしたい場合には第1ポリイミ
ド層上の平坦部に形成した0、5μm厚の配線を、また
配線抵抗を減らしない場合には溝部に形成した配線を用
いる。
〔発明の効果〕
以上説明したように本発明によれば、層間絶縁膜を平坦
化することができ下層配線の凹凸を考慮せずに上層配線
を形成することができる。さらに配線間の距離よりも配
線の厚さの方が大きい場合においても空洞が生じること
のない層間絶縁膜を形成することができるという効果が
ある。
【図面の簡単な説明】
第1図及び第2図は本発明の第1及び第2の実施例を説
明するための半導体チップの断面図、第3図は従来例を
説明するための半導体チップの断面図である。 1・・・半導体基板、2・・・第1ポリイミド層、3・
・・窒化膜、4,4A・・・メツキ用電極、5・・・フ
ォ1〜レジスト膜、6,6A・・・第1の配線、7・・
・第2ポリイミイド層、8・・・スルーホール、10・
・・第2の配線、11・・・酸化膜、12・・・コンタ
クト孔、13・・・TiN膜、15・・・有機樹脂層、
16・・・下層配線、17・・・空洞。 代理人 弁理士  内 原  晋 Kl  図 元  1 図 図 〒 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に有機材料からなる第1の層間絶縁膜を形
    成したのち半導体基板に達する配線形成用の溝を形成す
    る工程と、前記溝の内部に第1の配線を形成する工程と
    、前記第1の配線表面を含む全面に有機材料からなる第
    2の層間絶縁膜を形成する工程と、前記第2の層間絶縁
    膜に配線接続用の開口部を形成し第1の配線の表面を露
    出させる工程と、前記開口部を介して第1の配線に接続
    する第2の配線を形成する工程とを含むことを特徴とす
    る半導体集積回路の製造方法。
JP8750289A 1989-04-05 1989-04-05 半導体集積回路の製造方法 Pending JPH02265262A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8750289A JPH02265262A (ja) 1989-04-05 1989-04-05 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8750289A JPH02265262A (ja) 1989-04-05 1989-04-05 半導体集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH02265262A true JPH02265262A (ja) 1990-10-30

Family

ID=13916758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8750289A Pending JPH02265262A (ja) 1989-04-05 1989-04-05 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH02265262A (ja)

Similar Documents

Publication Publication Date Title
JPH0613470A (ja) 半導体装置およびその製造方法
JPH1117005A (ja) 半導体装置及びその製造方法
KR20000035246A (ko) 반도체 구조물의 제조 방법
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP3504250B2 (ja) 半導体素子の製造方法
JPH10163198A (ja) 半導体装置およびその製造方法
JPS61208241A (ja) 半導体装置の製造方法
JPH02265262A (ja) 半導体集積回路の製造方法
JPH11251433A (ja) 半導体装置およびその製法
JPH01289142A (ja) 垂直配線構造
JPH036045A (ja) 半導体装置の製造方法
JPH05226475A (ja) 半導体装置の製造方法
JPS6347952A (ja) 半導体装置
JPH06244187A (ja) 半導体装置の製造方法
JPS62264642A (ja) スル−ホ−ルの形成方法
JPH0621240A (ja) 半導体装置の配線接続構造及びその製造方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法
JPS59148348A (ja) 半導体装置およびその製造方法
JPH09186232A (ja) 半導体装置の製造方法
JPH08139185A (ja) 半導体装置の製造方法
JPS63108751A (ja) 半導体装置の製造方法
JPH0917792A (ja) 半導体装置の製造方法
JPH04115535A (ja) 半導体装置及びその製造方法
JPH04279031A (ja) 半導体装置の製造方法
JPH03248533A (ja) 半導体集積回路装置