JPH08139185A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08139185A JPH08139185A JP26552294A JP26552294A JPH08139185A JP H08139185 A JPH08139185 A JP H08139185A JP 26552294 A JP26552294 A JP 26552294A JP 26552294 A JP26552294 A JP 26552294A JP H08139185 A JPH08139185 A JP H08139185A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- metal wiring
- manufacturing
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の多層配線工程におけるポイズン
ド・ビアと呼ばれる導通不良を抑制する。 【構成】 微細なビア・ホール（５）を形成し、ＣＶＤ
法あるいはスパッタ法により金属膜（７）を堆積する。
他の態様においては微細なビア・ホールを形成する際
に、ダメージを受けた有機ＳＯＧ膜部を取り除くことで
その目的を達成する。エッチバック工程が不要という他
の効果も有する。
ド・ビアと呼ばれる導通不良を抑制する。 【構成】 微細なビア・ホール（５）を形成し、ＣＶＤ
法あるいはスパッタ法により金属膜（７）を堆積する。
他の態様においては微細なビア・ホールを形成する際
に、ダメージを受けた有機ＳＯＧ膜部を取り除くことで
その目的を達成する。エッチバック工程が不要という他
の効果も有する。
Description
【０００１】
【従来の技術】本発明は半導体装置の製造方法に関し、
特に多層配線技術においてポイズンド・ビアによる導通
不良を起こさないような半導体装置の製造方法に関す
る。
特に多層配線技術においてポイズンド・ビアによる導通
不良を起こさないような半導体装置の製造方法に関す
る。
【０００２】
【従来の技術及び課題】従来、半導体装置の高集積化に
伴って配線の多層化が進んでいる。ＳＯＧを用いた多層
配線技術に関しては図４に示すようなエッチバック工程
を含んだものが挙げられる。この従来のＳＯＧを用いた
多層配線の構造では、エッチバック工程を必要とし工程
数が増加する。また、エッチバック工程を省いたＣＶＤ
−Ｓi Ｏ 2 ／ＳＯＧ／ＣＶＤ−Ｓi Ｏ2 多層膜ではビア
ホール(via-hole)においてＳＯＧ膜が露出し、この膜が
水分を吸収した後、次の層の金属配線を形成する際に水
分を再放出しポイズンド・ビアと呼ばれる導通不良を引
き起こす。
伴って配線の多層化が進んでいる。ＳＯＧを用いた多層
配線技術に関しては図４に示すようなエッチバック工程
を含んだものが挙げられる。この従来のＳＯＧを用いた
多層配線の構造では、エッチバック工程を必要とし工程
数が増加する。また、エッチバック工程を省いたＣＶＤ
−Ｓi Ｏ 2 ／ＳＯＧ／ＣＶＤ−Ｓi Ｏ2 多層膜ではビア
ホール(via-hole)においてＳＯＧ膜が露出し、この膜が
水分を吸収した後、次の層の金属配線を形成する際に水
分を再放出しポイズンド・ビアと呼ばれる導通不良を引
き起こす。
【０００３】
【課題を解決するための手段及び作用】本発明はそのよ
うな導通不良を可能な限り抑え得る製造方法を提供す
る。本発明の一態様において、酸化物が伝導性を有する
金属を、ＳＯＧ膜と酸化されることによって伝導性を示
さない金属との間のバリア・メタルとして位置するよう
にビアホールに堆積するか、あるいは酸化物が伝導性を
有する金属でビアホールを充填するように堆積すること
によってポイズンド・ビアによる導痛不良を起こさない
ようにする。他の態様において、ビアホールにおいてプ
ラズマによってダメージを受けた有機ＳＯＧ膜をケミカ
ルドライエッチングなどのダメージフリーのエッチング
によって除去しフレッシュな有機ＳＯＧ膜を出すことに
よって水分の吸収を抑え、次の層の金属配線形成の際の
水分の再放出によるポイズンド・ビアによる導通不良を
防ぐことができる。上記構成により、高信頼の半導体装
置を提供することができる。また、この製造方法はエッ
チバック工程を含まないので製造工程を削除でき、コス
トの面でも有利である。
うな導通不良を可能な限り抑え得る製造方法を提供す
る。本発明の一態様において、酸化物が伝導性を有する
金属を、ＳＯＧ膜と酸化されることによって伝導性を示
さない金属との間のバリア・メタルとして位置するよう
にビアホールに堆積するか、あるいは酸化物が伝導性を
有する金属でビアホールを充填するように堆積すること
によってポイズンド・ビアによる導痛不良を起こさない
ようにする。他の態様において、ビアホールにおいてプ
ラズマによってダメージを受けた有機ＳＯＧ膜をケミカ
ルドライエッチングなどのダメージフリーのエッチング
によって除去しフレッシュな有機ＳＯＧ膜を出すことに
よって水分の吸収を抑え、次の層の金属配線形成の際の
水分の再放出によるポイズンド・ビアによる導通不良を
防ぐことができる。上記構成により、高信頼の半導体装
置を提供することができる。また、この製造方法はエッ
チバック工程を含まないので製造工程を削除でき、コス
トの面でも有利である。
【０００４】
【実施例】本発明の一態様を実施例１及び２に、他の態
様を実施例３に一実施例として図面を参照して説明す
る。
様を実施例３に一実施例として図面を参照して説明す
る。
【０００５】
【実施例１】図１（ａ）から（ｅ）は本発明の第１の実
施例の説明に使用する工程断面図である。まず、絶縁膜
基板（１）上に金属配線１（２）を形成した後（ａ）、
ＣＶＤ法を用いてシリコン酸化膜（３）を金属配線１
（２）上と絶縁膜基板（１）上に堆積させる。次に、ス
ピーナを用いてＳＯＧ膜（４）を塗布した後、４００度
から４５０度でキュアを行う（ｂ）。次に、ＣＶＤ法を
用いてシリコン酸化膜（３´）を堆積させる（ｃ）。こ
の後、金属配線１（２）と金属配線２（６）を接続する
ためのビアホール（５）を形成する（ｄ）。酸化物が伝
導性を有する金属（７）をＳＯＧ膜（４）と金属配線２
（６）の間のバリア・メタルとしてスパッタ法を用いて
堆積させる。その後、金属配線２（６）を堆積させる
（ｅ）。上記実施例では図ｅの工程で堆積のためスパッ
タ法を用いたが、ＣＶＤ法や、酸素を使ったリアクティ
ブ・スパッタ法等他の方法によっても堆積させ得る。
施例の説明に使用する工程断面図である。まず、絶縁膜
基板（１）上に金属配線１（２）を形成した後（ａ）、
ＣＶＤ法を用いてシリコン酸化膜（３）を金属配線１
（２）上と絶縁膜基板（１）上に堆積させる。次に、ス
ピーナを用いてＳＯＧ膜（４）を塗布した後、４００度
から４５０度でキュアを行う（ｂ）。次に、ＣＶＤ法を
用いてシリコン酸化膜（３´）を堆積させる（ｃ）。こ
の後、金属配線１（２）と金属配線２（６）を接続する
ためのビアホール（５）を形成する（ｄ）。酸化物が伝
導性を有する金属（７）をＳＯＧ膜（４）と金属配線２
（６）の間のバリア・メタルとしてスパッタ法を用いて
堆積させる。その後、金属配線２（６）を堆積させる
（ｅ）。上記実施例では図ｅの工程で堆積のためスパッ
タ法を用いたが、ＣＶＤ法や、酸素を使ったリアクティ
ブ・スパッタ法等他の方法によっても堆積させ得る。
【０００６】
【実施例２】図２（ａ）から（ｅ）は本発明の第２の実
施例の説明に使用する工程断面図である。まず、絶縁膜
基板（１）上に金属配線１（２）を形成した後（ａ）、
ＣＶＤ法を用いてシリコン酸化膜（３）を金属配線１
（２）上と絶縁膜基板（１）上に堆積させる。次に、ス
ピーナを用いてＳＯＧ膜（４）を塗布した後、４００度
から４５０度でキュアを行う（ｂ）。次に、ＣＶＤ法を
用いてシリコン酸化膜（３´）を堆積させる（ｃ）。こ
の後、金属配線１（２）と金属配線２（６）を接続する
ためのビアホール（５）を形成する（ｄ）。この後、酸
化物が伝導性を有する金属（７）をＣＶＤ法を用いてビ
アホール（５）を充填するように堆積させる。その後、
金属配線２（６）を堆積させる（ｅ）。上記実施例では
図ｅの工程で堆積のためＣＶＤ法を用いたが、スパッタ
法や、酸素を使ったリアクティブ・スパッタ法等の方法
によって堆積させ得る。又堆積させる金属膜としてイリ
ジウム、ルテニウム等がある。
施例の説明に使用する工程断面図である。まず、絶縁膜
基板（１）上に金属配線１（２）を形成した後（ａ）、
ＣＶＤ法を用いてシリコン酸化膜（３）を金属配線１
（２）上と絶縁膜基板（１）上に堆積させる。次に、ス
ピーナを用いてＳＯＧ膜（４）を塗布した後、４００度
から４５０度でキュアを行う（ｂ）。次に、ＣＶＤ法を
用いてシリコン酸化膜（３´）を堆積させる（ｃ）。こ
の後、金属配線１（２）と金属配線２（６）を接続する
ためのビアホール（５）を形成する（ｄ）。この後、酸
化物が伝導性を有する金属（７）をＣＶＤ法を用いてビ
アホール（５）を充填するように堆積させる。その後、
金属配線２（６）を堆積させる（ｅ）。上記実施例では
図ｅの工程で堆積のためＣＶＤ法を用いたが、スパッタ
法や、酸素を使ったリアクティブ・スパッタ法等の方法
によって堆積させ得る。又堆積させる金属膜としてイリ
ジウム、ルテニウム等がある。
【０００７】
【実施例３】図３（ａ）から（ｅ）は本発明の第３の実
施例の説明に使用する工程断面図である。まず、絶縁膜
基板（１）上に金属配線１（２）を形成した後（ａ）、
ＣＶＤ法を用いてシリコン酸化膜（３）を金属配線１
（２）上と絶縁膜基板（１）上に堆積させる。次に、ス
ピーナを用いてＳＯＧ膜（４）を塗布した後、４００度
から４５０度でキュアを行う（ｂ）。次に、ＣＶＤ法を
用いてシリコン酸化膜（３´）を堆積させる（ｃ）。こ
の後、金属配線１（２）と金属配線２（６）を接続する
ためのビアホール（５）を形成する（ｄ）。この後、プ
ラズマダメージを受けた部分（８）をダメージフリーの
エッチング（例えばダウンフロー型のケミカル・ドライ
・エッチング）によって除去し、フレッシュな有機ＳＯ
Ｇ表面を出した後、金属配線２（６）を堆積させる
（ｅ）。この構成により、有機ＳＯＧを用いたノンエッ
チバック工程において問題となっているポイズンド・ビ
アを、プラズマによってダメージを受けた表面を除去
し、フレッシュな有機ＳＯＧ膜を出した後に、金属配線
２を形成することによってポイズンド・ビアの問題を解
決することができ、高信頼の多層配線を得ることができ
る。また、これによってエッチバック工程を省略するこ
とができプロセスを簡略化できる。また、エッチバック
工程においては薄膜化されていた低誘電率の有機ＳＯＧ
膜を厚く残すことができ、上下の金属配線間の静電容量
を低減でき、回路の高速化も可能となる。
施例の説明に使用する工程断面図である。まず、絶縁膜
基板（１）上に金属配線１（２）を形成した後（ａ）、
ＣＶＤ法を用いてシリコン酸化膜（３）を金属配線１
（２）上と絶縁膜基板（１）上に堆積させる。次に、ス
ピーナを用いてＳＯＧ膜（４）を塗布した後、４００度
から４５０度でキュアを行う（ｂ）。次に、ＣＶＤ法を
用いてシリコン酸化膜（３´）を堆積させる（ｃ）。こ
の後、金属配線１（２）と金属配線２（６）を接続する
ためのビアホール（５）を形成する（ｄ）。この後、プ
ラズマダメージを受けた部分（８）をダメージフリーの
エッチング（例えばダウンフロー型のケミカル・ドライ
・エッチング）によって除去し、フレッシュな有機ＳＯ
Ｇ表面を出した後、金属配線２（６）を堆積させる
（ｅ）。この構成により、有機ＳＯＧを用いたノンエッ
チバック工程において問題となっているポイズンド・ビ
アを、プラズマによってダメージを受けた表面を除去
し、フレッシュな有機ＳＯＧ膜を出した後に、金属配線
２を形成することによってポイズンド・ビアの問題を解
決することができ、高信頼の多層配線を得ることができ
る。また、これによってエッチバック工程を省略するこ
とができプロセスを簡略化できる。また、エッチバック
工程においては薄膜化されていた低誘電率の有機ＳＯＧ
膜を厚く残すことができ、上下の金属配線間の静電容量
を低減でき、回路の高速化も可能となる。
【０００８】
【発明の効果】以上説明したように本発明は、ＳＯＧを
用いたノンエッチバック工程において問題となっている
ポイズンド・ビアを、酸化物が伝導性を示す金属を用い
て解決することができる。また、これによってエッチバ
ック工程を省略することができプロセスを簡略化でき
る。また、エッチバック工程によって薄膜化されていた
低誘電率の有機ＳＯＧ膜を厚く残すことができ、上下の
金属配線間の静電容量を低減でき、回路の高速化も可能
となる。
用いたノンエッチバック工程において問題となっている
ポイズンド・ビアを、酸化物が伝導性を示す金属を用い
て解決することができる。また、これによってエッチバ
ック工程を省略することができプロセスを簡略化でき
る。また、エッチバック工程によって薄膜化されていた
低誘電率の有機ＳＯＧ膜を厚く残すことができ、上下の
金属配線間の静電容量を低減でき、回路の高速化も可能
となる。
【図１】本発明の第１の実施例を説明するため（ａ）−
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
【図２】本発明の第２の実施例を説明するため（ａ）−
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
【図３】本発明の第３の実施例を説明するため（ａ）−
（ｅ）に分図して示す工程順断面図である。
（ｅ）に分図して示す工程順断面図である。
【図４】従来の技術の説明に使用する断面図である。
１ 絶縁膜基板 ２ 金属配線１ ３，３´ シリコン酸化膜 ４ ＳＯＧ膜 ５ ビア・ホール ６ 金属配線２ ７ 酸化物が伝導性を有する金属 ８ プラズマによってダメージを受けた部分
Claims (4)
- 【請求項１】半導体装置の多層配線工程において、微細
なビアホールを形成し、前記ビアホールにＣＶＤ法ある
いはスパッタ法によって金属膜を堆積させることを特徴
とする半導体装置の製造方法。 - 【請求項２】前記の堆積させる金属膜はその酸化物が伝
導性を有することを特徴とする半導体装置の製造方法。 - 【請求項３】前記の堆積させる金属膜はイリジウム又は
ルテニウムを含むことを特徴とする半導体装置の製造方
法。 - 【請求項４】半導体装置の多層配線工程において、微細
なビアホールを形成する際にプラズマによりダメージを
受けた有機ＳＯＧ膜をダメージフリーのエッチングによ
って取り除くことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26552294A JPH08139185A (ja) | 1994-10-28 | 1994-10-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26552294A JPH08139185A (ja) | 1994-10-28 | 1994-10-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139185A true JPH08139185A (ja) | 1996-05-31 |
Family
ID=17418319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26552294A Pending JPH08139185A (ja) | 1994-10-28 | 1994-10-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139185A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004048066A (ja) * | 1998-02-23 | 2004-02-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US7701062B2 (en) | 1998-02-23 | 2010-04-20 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
-
1994
- 1994-10-28 JP JP26552294A patent/JPH08139185A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004048066A (ja) * | 1998-02-23 | 2004-02-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US7701062B2 (en) | 1998-02-23 | 2010-04-20 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
| US8026609B2 (en) | 1998-02-23 | 2011-09-27 | Renesas Electronics Corporation | Semiconductor device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPH06232339A (ja) | キャパシタの製造方法 | |
| JPH0587146B2 (ja) | ||
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| KR100320883B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100248621B1 (ko) | 반도체소자의 제조방법 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| KR100252533B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100524917B1 (ko) | 반도체 소자의 금속 배선간 절연막 및 그 형성방법 | |
| KR920001912B1 (ko) | 산화막과 폴리이미드를 이용한 반도체 제조방법. | |
| JPH09129726A (ja) | 半導体装置およびその製造方法 | |
| JPH09116010A (ja) | 半導体装置およびその製造方法 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JP2004072018A (ja) | 半導体装置及びその製造方法 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS62115744A (ja) | 半導体装置 |