JPH02265314A - 半導体集積回路における入力回路 - Google Patents

半導体集積回路における入力回路

Info

Publication number
JPH02265314A
JPH02265314A JP1085953A JP8595389A JPH02265314A JP H02265314 A JPH02265314 A JP H02265314A JP 1085953 A JP1085953 A JP 1085953A JP 8595389 A JP8595389 A JP 8595389A JP H02265314 A JPH02265314 A JP H02265314A
Authority
JP
Japan
Prior art keywords
inverter
circuit
input signal
output
threshold level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1085953A
Other languages
English (en)
Inventor
Satoshi Koyama
小山 聰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1085953A priority Critical patent/JPH02265314A/ja
Publication of JPH02265314A publication Critical patent/JPH02265314A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分骨〕 この発明は、半導体集積回路における入力回路に関する
ものである。
〔従来の技術〕
第3図は、従来の半導体集積回路の入力回路の構成例を
示す回路図で、(1)は外部端子、(6Jは内部回路、
(7)は入力信号、(8)はインバータの出力、α刀は
インバータである。
第4図は、第3図の外部端子(1)に入る入力信号(7
)とインバータの出力(8)を示す波形図である。以下
、第3図及び第4図によって動作の説明をする。
、外部端子(1)から入った入力信f’r (7)が、
インバータOの持つしきい値によりHigh又はLow
 のインバータの出力(8月こ変換され、内部回路(6
)へ出力される。第4図は、この様子を示しており、仮
にインバータ(ロ)のしきい値をo、5vnoとすると
、入力信号(7)がインバータ仙のしきい値であるo 
、5VDDより大きいとき、インバータの出力(8)は
Highとなり入力信号(7)がインバータ(ロ)のし
きい値より小さいとき、インバータの出力(8)はLo
wとなる。
〔発明が解決しようとする課題〕
例としてコンデンサCと抵抗Rを用いたCRリセット回
路において、このコンデンサに充電された電荷が、バイ
パスコンデンサなどのために電池交換の際に放電しきら
ないものとする。そのときCRリセット回路のコンデン
サの端子電圧が、リセット回路のしきい値電圧より高い
ことがあり、電池交換したにも拘わらずリセットが掛か
らない。
逆に、リセット回路のしきい値定圧が高いとバッテリバ
ックアップなどのアプリケーションでは電圧の低くなっ
たバッテリから商用電源(一般にバックアップ用バッテ
リの電圧よりも高い)lこ切り換わるとき、リセットが
掛かつてしまうことがある。
このような不都答に対してインバータのしきい値を変更
したい場合、インバータのしきい値は固定されているた
め変更することができなかった。
この発明は、上記のような課題を解決するためになされ
たもので、インバータの構造を変えることによりインバ
ータのしきい値の変更を可能とすることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体回路における入力回路は、インバ
ータを構成するトランジスタを組み換える切り換え回路
を設けたものである。
〔作用〕
この発明における半導体回路の入力回路はインバータを
構成するトランジスタを組み換える切り換え回路を選択
信号によりトランジスタの組み換えを行い、インバータ
のしきい値の変更を可能とする。
〔実施例〕
以下、この発明の一実施例を図によって説明する。第1
図は半導体集積回路の入力回路の構成を示す回路図であ
る。図において(1) 、 (63、(7) 、 (8
)は第3図の従来例に示したものと同等であるので説明
を省略する。(2)はインバータ、(3)はトランジス
タA、(4)はトランジスタB、(5)は切り換え回路
、(9)、σOは選択信号である。第2図(a)〜(d
)は、第1図の外部端子(1)に入る入力信号(7)と
インバータの出力(8)の関係を示す波形図である。以
下、第1図及び第2図によって動作の説明をする。
いま入力信号(7)が第2図(a)4こ示すごとき波形
であるとする。選択信号(9〕、σQによって切り換え
回路(5)のトランジスタA(3)とトランジスタB(
4)をそれぞれOFF L/たときのインバータ(2)
のしきい値を電源電圧VDDの1/2とする。インバー
タ(2]のしきい値よりも入力信号(7)が大きい場合
、第2図(b)に示すごとくインバータの出力(8]は
Highとなり、逆にしきい値よりも入力信号(7)が
小さい場合、インバータの出力(8)はLOWとなる。
選択信号<97 、 (JQによって切り換え回路(5
)のトランジスタA(3)をOFF、トランジスタB(
4)をONL、たときのインバータ(2)のしきい値が
0.4VDDとなるものとすると、入力信号(7)Gこ
対してインバータの出力(8)は第2図(c)に示す波
形となる。
選択信号(ll) 、 (10によって切り換え回路(
5)のトランジスタA(3)をON、トランジスタB(
4)をOFF L、たときのインバータ(2)のしきい
値が0.3VDDとなるものとすると、入力信号(7)
に対してインバータの出力(8)は第2図(d)に示す
波形となる。
上記の3つの場合のインバータの出力(3)は内部回路
(61へ伝えられる。
〔発明の効果〕
以上のように、インバータの構造を変えることができる
ため、インバータのしきい値を変更することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例による半導体集積回路の入
力回路構成を示す回路図、第2図(a)〜(d)は第1
図の回路における入力信号とインバータの出力の関係を
示す波形図、第3図は従来の半導体集積回路の入力回路
の構成を示す回路図、第4図は第3図の入力信号とイン
バータの出力の関係を示す波形図である。 図において(1)は外部端子、(2)はインバータ、(
3)はトランジスタA、(4)はトランジスタB1(5
)は切り換え回路、(67は内部回路、(7ンは入力信
号、(8月よインバータの出力、(9) 、 (IGは
選択信号である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路の入力回路において、外部端子より入る
    入力信号を受信するインバータのしきい値が、インバー
    タの構造をソフト的にプログラムすることで変化させる
    ことができるインバータと、上記インバータの構造を変
    えるための切り換え回路とを設けたことを特徴とする半
    導体集積回路における入力回路。
JP1085953A 1989-04-05 1989-04-05 半導体集積回路における入力回路 Pending JPH02265314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1085953A JPH02265314A (ja) 1989-04-05 1989-04-05 半導体集積回路における入力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1085953A JPH02265314A (ja) 1989-04-05 1989-04-05 半導体集積回路における入力回路

Publications (1)

Publication Number Publication Date
JPH02265314A true JPH02265314A (ja) 1990-10-30

Family

ID=13873121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085953A Pending JPH02265314A (ja) 1989-04-05 1989-04-05 半導体集積回路における入力回路

Country Status (1)

Country Link
JP (1) JPH02265314A (ja)

Similar Documents

Publication Publication Date Title
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
JPH05196659A (ja) チョッパ型比較器
JPH02146815A (ja) 半導体集積回路の入力回路
JPH02265314A (ja) 半導体集積回路における入力回路
JPH04223711A (ja) 論理ゲート回路
JPH038126B2 (ja)
JP3693430B2 (ja) 電源監視ic用起動回路
JP2535402Y2 (ja) 電源リップルフィルター回路
EP0685941B1 (en) Bootstrap circuit
JPH0686458A (ja) 電源選択回路
JPS6292518A (ja) N及びpチヤンネルのmosトランジスタとして使用できるmos電力装置
JPH01194713A (ja) 半導体集積回路装置
JPS6016982Y2 (ja) リセット回路
JPS644289Y2 (ja)
JPH0450658Y2 (ja)
JPH0229117A (ja) リセット回路
JP2644368B2 (ja) 入力信号バッファ回路
JPS599458Y2 (ja) 電子回路駆動装置
JPS6080314A (ja) ワンシヨツト回路
JPH0458207B2 (ja)
JPH0315373B2 (ja)
JPH04129321A (ja) 遅延回路
JPH046854A (ja) 集積回路装置
JPS62151022A (ja) 論理回路
JPS59219014A (ja) 論理回路