JPH02266408A - スタンバイ・モード回路 - Google Patents
スタンバイ・モード回路Info
- Publication number
- JPH02266408A JPH02266408A JP1089402A JP8940289A JPH02266408A JP H02266408 A JPH02266408 A JP H02266408A JP 1089402 A JP1089402 A JP 1089402A JP 8940289 A JP8940289 A JP 8940289A JP H02266408 A JPH02266408 A JP H02266408A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- standby
- state
- output
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータなどの電子機器に備え
られる特定の機能部を待機状態と通常状態とに切換え設
定するためのスタンバイ・モード回路に関する。
られる特定の機能部を待機状態と通常状態とに切換え設
定するためのスタンバイ・モード回路に関する。
従来の技術
第4図は、たとえばマイクロコンピュータに組み込まれ
た従来のスタンバイ・モード回路の概略的な構成を示す
回路図である。
た従来のスタンバイ・モード回路の概略的な構成を示す
回路図である。
第4図において、スタンバイ信号用デコーダ1は、コー
ド化されて入力されてくる命令つまりインストラクショ
ン信号IRを復号化して、マイクロコンピュータ中の特
定の機能部を待機状態にする命令であるスタンバイ信号
を出力するための回路であり、その出力端子は次段のD
フリップフロップ2のデータ入力端子に接続されている
。このDフリップフロップ2は、上記スタンバイ信号用
デコーダ1から与えられるスタンバイ信号、つまりスタ
ンバイ入力信号をサンプリングし、スタンバイ出力信号
として取り出すための回路であり、その出力端子は次段
に設けられた2つのNORゲート3,4からなるラッチ
回路5に接続されている。すなわち、Dフリップフロッ
プ2の出力であるスタンバイ出力信号はNORゲート3
の2人力のうちの1人力として与えられ、そのNORゲ
ート3の出力Aは、もう一方のNORゲート4の2人力
のうちの1人力として与えられる。また、NORゲート
4の出力Aは、NORゲート3の2人力のうちの他の1
人力として与えられる。
ド化されて入力されてくる命令つまりインストラクショ
ン信号IRを復号化して、マイクロコンピュータ中の特
定の機能部を待機状態にする命令であるスタンバイ信号
を出力するための回路であり、その出力端子は次段のD
フリップフロップ2のデータ入力端子に接続されている
。このDフリップフロップ2は、上記スタンバイ信号用
デコーダ1から与えられるスタンバイ信号、つまりスタ
ンバイ入力信号をサンプリングし、スタンバイ出力信号
として取り出すための回路であり、その出力端子は次段
に設けられた2つのNORゲート3,4からなるラッチ
回路5に接続されている。すなわち、Dフリップフロッ
プ2の出力であるスタンバイ出力信号はNORゲート3
の2人力のうちの1人力として与えられ、そのNORゲ
ート3の出力Aは、もう一方のNORゲート4の2人力
のうちの1人力として与えられる。また、NORゲート
4の出力Aは、NORゲート3の2人力のうちの他の1
人力として与えられる。
一方、スタンバイ解除信号用デコーダ6は、コード化さ
れて入力されてくる命令を1莫号化した信号、または外
部周辺回路および内部回路より入力されてくる信号、つ
まり上述した機能部を待機状態から通常状態に戻す命令
である1ないし複数のスタンバイ解除入力信号を復号化
し、スタンバイ解除出力信号として取り出すための回路
であり、そのスタンバイ解除出力信号は、上述したNO
Rゲート4の2人力のうちの他の1人力として与えられ
る8 また、NORゲート4の出力Aはインバータ7で反転さ
れ、その反転信号Bが次段のNANDゲート8の2人力
のうちの1人力として与えられる。
れて入力されてくる命令を1莫号化した信号、または外
部周辺回路および内部回路より入力されてくる信号、つ
まり上述した機能部を待機状態から通常状態に戻す命令
である1ないし複数のスタンバイ解除入力信号を復号化
し、スタンバイ解除出力信号として取り出すための回路
であり、そのスタンバイ解除出力信号は、上述したNO
Rゲート4の2人力のうちの他の1人力として与えられ
る8 また、NORゲート4の出力Aはインバータ7で反転さ
れ、その反転信号Bが次段のNANDゲート8の2人力
のうちの1人力として与えられる。
このNANDゲート8の2人力のうちの他の1人力とし
て、マイクロコンピュータ全体の動作の基準となる基準
クロック信号φ1が与えられる。NANDゲート8の出
力は、上述した機能部を待機状態および通常状態のいず
れか一方の状態に選択的に切損え設定するシステム・ク
ロック信号5CLKとして上記機能部に直接与えられる
。さらに、このシステム・クロック信号5CLKの反転
信号5CLKは、上述したDフリップ70ツブ2のクロ
ック信号として与えられる。
て、マイクロコンピュータ全体の動作の基準となる基準
クロック信号φ1が与えられる。NANDゲート8の出
力は、上述した機能部を待機状態および通常状態のいず
れか一方の状態に選択的に切損え設定するシステム・ク
ロック信号5CLKとして上記機能部に直接与えられる
。さらに、このシステム・クロック信号5CLKの反転
信号5CLKは、上述したDフリップ70ツブ2のクロ
ック信号として与えられる。
第5図(1)〜(7)はスタンバイ・モード設定時つま
り上述した機能部を待機状態にするときの上記スタンバ
イ・モード回路の動作を示すタイミングチャートであり
、第6図(1)〜〈6〉はスタンバイ・モード解除時つ
まり上述した機能部を待機状態から通常状態に戻すとき
の上記スタンバイ・モード回路の動作を示すタイミング
チャートである。
り上述した機能部を待機状態にするときの上記スタンバ
イ・モード回路の動作を示すタイミングチャートであり
、第6図(1)〜〈6〉はスタンバイ・モード解除時つ
まり上述した機能部を待機状態から通常状態に戻すとき
の上記スタンバイ・モード回路の動作を示すタイミング
チャートである。
次に、これらのタイミングチャートを参照し、上記スタ
ンバイ・モード回路の動作をスタンバイ・モード設定時
とスタンバイ・モード解除時とに分けて説明する。
ンバイ・モード回路の動作をスタンバイ・モード設定時
とスタンバイ・モード解除時とに分けて説明する。
ス ンバイ・モード
スタンバイ出力信号もスタンバイ解除出力信号もともに
して、上述した機能部が通常状形にあるとき、ラッチ回
路5の出力Aはし、出力AはHとなっており、出力Aを
インバータ7で反転して得られる信号BはHとなってい
る。したがって、第5図(1)に示す基準クロック信号
φ1と、信号Bとを2人力とするNANDゲート8の出
力つまりシステム・クロック信号5CLKは、このとき
第5図(2)に示すように基準クロック信号φ1の反転
信号となっている。
して、上述した機能部が通常状形にあるとき、ラッチ回
路5の出力Aはし、出力AはHとなっており、出力Aを
インバータ7で反転して得られる信号BはHとなってい
る。したがって、第5図(1)に示す基準クロック信号
φ1と、信号Bとを2人力とするNANDゲート8の出
力つまりシステム・クロック信号5CLKは、このとき
第5図(2)に示すように基準クロック信号φ1の反転
信号となっている。
上記状態のもとで、インストラクション信号IRがスタ
ンバイ信号用デコーダ1に入力されると、これをデコー
ダ1が復号化し、デコーダ1の出力つまりスタンバイ入
力信号は第5図(3)に示すようにLからHに変わる。
ンバイ信号用デコーダ1に入力されると、これをデコー
ダ1が復号化し、デコーダ1の出力つまりスタンバイ入
力信号は第5図(3)に示すようにLからHに変わる。
上記インストラクション信号IRは、基準タロツク信号
φ1の立上りのタイミングで与えられるため、スタンバ
イ入力信号のLからHへの変化も基準クロック信号φ1
の立上りにほぼ同期して行われる。スタンバイ入力信号
は、Dフリップフロップ2において、システム・クロッ
ク信号5CLKの反転信号5CLKをサンプリング・ク
ロックとしてサンプリングされ、そのDフリップフロッ
プ2の出力つまりスタンバイ出力信号は、第5図(4)
に示すようにスタンバイ入力信号よりも基準クロック信
号φ1の1クロック幅分だけ遅れてLからHに変わる。
φ1の立上りのタイミングで与えられるため、スタンバ
イ入力信号のLからHへの変化も基準クロック信号φ1
の立上りにほぼ同期して行われる。スタンバイ入力信号
は、Dフリップフロップ2において、システム・クロッ
ク信号5CLKの反転信号5CLKをサンプリング・ク
ロックとしてサンプリングされ、そのDフリップフロッ
プ2の出力つまりスタンバイ出力信号は、第5図(4)
に示すようにスタンバイ入力信号よりも基準クロック信
号φ1の1クロック幅分だけ遅れてLからHに変わる。
スタンバイ出力信号がLからHに変わると、第5[](
5)(6)に示すようにラッチ回路5の出力AはHから
Lに、また出力AはLからHに変わる。また、出力Aを
インバータ7で反転した信号Bも第5図(7〉に示すよ
うにHからしに変わる。したがって、上記信号Bと基準
クロック信号φ1とを2人力とするNANDゲート8の
出力として得られるシステム・クロック信号5CLKは
、これ以後第5図(2)に示すようHに固定される。そ
の結果、上述した機能部はそれまでの通常状態から待機
状態に切換え設定される。
5)(6)に示すようにラッチ回路5の出力AはHから
Lに、また出力AはLからHに変わる。また、出力Aを
インバータ7で反転した信号Bも第5図(7〉に示すよ
うにHからしに変わる。したがって、上記信号Bと基準
クロック信号φ1とを2人力とするNANDゲート8の
出力として得られるシステム・クロック信号5CLKは
、これ以後第5図(2)に示すようHに固定される。そ
の結果、上述した機能部はそれまでの通常状態から待機
状態に切換え設定される。
ス ンバイ・モー
上述したスタンバイ・モード設定状態のもとで、スタン
バイ解除信号用デコーダ6にスタンバイ解除入力信号が
与えられるとくここでは第6図(3)に示すように、L
からHへの変化として示している)、これをデコーダ6
が復号化し、デコーダ6の出力つまりスタンバイ解除出
力信号は、第6図(4)に示すようにLからHに変わる
。
バイ解除信号用デコーダ6にスタンバイ解除入力信号が
与えられるとくここでは第6図(3)に示すように、L
からHへの変化として示している)、これをデコーダ6
が復号化し、デコーダ6の出力つまりスタンバイ解除出
力信号は、第6図(4)に示すようにLからHに変わる
。
この場合もスタンバイ解除入力信号は、第6図(1)に
示す基準クロック信号φ1の立上りのタイミングで与え
られるが、スタンバイ解除信号用デコーダ6の構成が複
雑であるため、スタンバイ解除出力信号のLからHへの
変化は、スタンバイ解除入力信号の入力タイミングより
もかなり遅れる。
示す基準クロック信号φ1の立上りのタイミングで与え
られるが、スタンバイ解除信号用デコーダ6の構成が複
雑であるため、スタンバイ解除出力信号のLからHへの
変化は、スタンバイ解除入力信号の入力タイミングより
もかなり遅れる。
スタンバイ解除出力信号がLからHに変わると、第6図
(5)に示すようにラッチ回路5の出力AはHからLに
変わり、また出力Aをインバータ7で反転した信号Bも
第6図(6)に示すようにLからHに変わる。したがっ
て、NANDゲート8の出力であるシステム・クロック
信号SCL・Kは、これ以後第6図(2)に示すように
基準クロック信号φ1の反転信号に変わる。その結果、
上述した機能部はそれまでの待機状態から通常状態に切
換え設定される。
(5)に示すようにラッチ回路5の出力AはHからLに
変わり、また出力Aをインバータ7で反転した信号Bも
第6図(6)に示すようにLからHに変わる。したがっ
て、NANDゲート8の出力であるシステム・クロック
信号SCL・Kは、これ以後第6図(2)に示すように
基準クロック信号φ1の反転信号に変わる。その結果、
上述した機能部はそれまでの待機状態から通常状態に切
換え設定される。
発明が解決しようとする課題
しかしながら、上述した従来のスタンバイ・モード回路
においては、スタンバイ・モード解除の場合に、スタン
バイ解除出力信号の変化タイミングがスタンバイ解除入
力信号の入力タイミングよりもかなり遷延するのに伴っ
て、スタンバイ・モード解除の信号波形に戻ったシステ
ム・クロック信号5CLKの最初の1クロック分のクロ
ック幅が第6図(2)に示すように通常のクロック幅よ
りもかなり狭くなってしまい、その結果、このシステム
・クロック信号5CLKを受ける上述した機能部におい
て誤動作を起こすという問題点があった。
においては、スタンバイ・モード解除の場合に、スタン
バイ解除出力信号の変化タイミングがスタンバイ解除入
力信号の入力タイミングよりもかなり遷延するのに伴っ
て、スタンバイ・モード解除の信号波形に戻ったシステ
ム・クロック信号5CLKの最初の1クロック分のクロ
ック幅が第6図(2)に示すように通常のクロック幅よ
りもかなり狭くなってしまい、その結果、このシステム
・クロック信号5CLKを受ける上述した機能部におい
て誤動作を起こすという問題点があった。
したがって本発明の目的は、スタンバイ・モード解除の
場合に、スタンバイ制御の対象となる機能部に誤動作を
起こさせることのないスタンバイ・モード回路を提供す
ることを目的とする。
場合に、スタンバイ制御の対象となる機能部に誤動作を
起こさせることのないスタンバイ・モード回路を提供す
ることを目的とする。
課題を解決するための手段
本発明は、電子機器に備えられる特定の機能部を待機状
態と通常状態とに切換え設定するためのスタンバイ・モ
ード回路であって、 入力されてくる命令コードを復号化して電子機器中の特
定の機能部を待機状態にする命令であるスタンバイ信号
を出力するスタンバイ信号用デコーダと、 入力されてくる命令信号を復号化して前記機能部を待機
状態から通常状態に戻す命令であるスタンバイ解除信号
を出力するスタンバイ解除信号用デコーダと、 前記スタンバイ信号用デコーダから出力されるスタンバ
イ信号を受けて出力レベルを第1の状態に保持する一方
、前記スタンバイ解除信号用デコーダから出力されるス
タンバイ解除信号を受けて出力レベルを第2の状態に保
持するラッチ手段と、前記機能部を通常状態および待機
状態のいずれかに選択的に切換え設定するシステム・ク
ロック信号を出力し、前記ラッチ手段の出力レベルが第
2の状態から第1の状態に切換えられると、前記電子機
器全体の動作の基準となる基準クロック信号に同期した
前記機能部の通常状態に相当する信号状態から、前記機
能部の待機状態に相当する一定レベルの信号状態は前記
システム・クロック信号を切換える一方、前記ラッチ手
段の出力レベルが第1の状態から第2の状態に切換えら
れると。
態と通常状態とに切換え設定するためのスタンバイ・モ
ード回路であって、 入力されてくる命令コードを復号化して電子機器中の特
定の機能部を待機状態にする命令であるスタンバイ信号
を出力するスタンバイ信号用デコーダと、 入力されてくる命令信号を復号化して前記機能部を待機
状態から通常状態に戻す命令であるスタンバイ解除信号
を出力するスタンバイ解除信号用デコーダと、 前記スタンバイ信号用デコーダから出力されるスタンバ
イ信号を受けて出力レベルを第1の状態に保持する一方
、前記スタンバイ解除信号用デコーダから出力されるス
タンバイ解除信号を受けて出力レベルを第2の状態に保
持するラッチ手段と、前記機能部を通常状態および待機
状態のいずれかに選択的に切換え設定するシステム・ク
ロック信号を出力し、前記ラッチ手段の出力レベルが第
2の状態から第1の状態に切換えられると、前記電子機
器全体の動作の基準となる基準クロック信号に同期した
前記機能部の通常状態に相当する信号状態から、前記機
能部の待機状態に相当する一定レベルの信号状態は前記
システム・クロック信号を切換える一方、前記ラッチ手
段の出力レベルが第1の状態から第2の状態に切換えら
れると。
一定レベルの信号状態から基準タロツク信号に同期した
信号状態に前記システム・クロック信号を切換えるシス
テム・クロック発生手段とを含む、そのようなスタンバ
イ・モード回路において、前記ラッチ手段の出力レベル
が第1の状態から第2の状態に切換えられるタイミング
を、スタンバイ解除信号に相当する命令信号が前記スタ
ンバイ解除信号用デコーダへ入力される時点がら基準ク
ロック信号の1ないし複数クロック幅分だけ遅れた時点
までずらして前記システム・タロツク発生手段に伝達す
る遷延手段を設けたことを特徴とするスタンバイ・モー
ド回路である。
信号状態に前記システム・クロック信号を切換えるシス
テム・クロック発生手段とを含む、そのようなスタンバ
イ・モード回路において、前記ラッチ手段の出力レベル
が第1の状態から第2の状態に切換えられるタイミング
を、スタンバイ解除信号に相当する命令信号が前記スタ
ンバイ解除信号用デコーダへ入力される時点がら基準ク
ロック信号の1ないし複数クロック幅分だけ遅れた時点
までずらして前記システム・タロツク発生手段に伝達す
る遷延手段を設けたことを特徴とするスタンバイ・モー
ド回路である。
作 用
本発明に従えば、スタンバイ・モード解除の場合に、ス
タンバイ解除信号の入力に伴ってラッチ手段の出力レベ
ルが切換えられるタイミングが遷延手段によって、スタ
ンバイ解除信号の入力時点から基準クロック信号の1な
いし複数クロック幅分だけ遅れた時点までずらしてシス
テム・クロック発生手段に伝達されるので、システム・
クロック発生手段から出力されるシステム・クロック信
号が待機状態に相当する一定レベルの信号状君から通常
状態に相当する信号状態に切換えられる時点が基準クロ
ック信号の立上り時点または立下り時点に揃う、したが
って、スタンバイ・モード解除の信号状態に戻ったシス
テム・クロック信号の最初の1クロツクは、正常なりロ
ック幅となる。
タンバイ解除信号の入力に伴ってラッチ手段の出力レベ
ルが切換えられるタイミングが遷延手段によって、スタ
ンバイ解除信号の入力時点から基準クロック信号の1な
いし複数クロック幅分だけ遅れた時点までずらしてシス
テム・クロック発生手段に伝達されるので、システム・
クロック発生手段から出力されるシステム・クロック信
号が待機状態に相当する一定レベルの信号状君から通常
状態に相当する信号状態に切換えられる時点が基準クロ
ック信号の立上り時点または立下り時点に揃う、したが
って、スタンバイ・モード解除の信号状態に戻ったシス
テム・クロック信号の最初の1クロツクは、正常なりロ
ック幅となる。
実施例
第1図は、本発明の一実施例であるスタンバイ・モード
回路の概略的な構成を示す回路図である。
回路の概略的な構成を示す回路図である。
このスタンバイ・モード回路は、たとえばマイクロコン
ピュータに組み込まれたものであって、第1図における
スタンバイ信号用デコーダ11は、コード化されて入力
されてくる命令つまりインストラクション信号IRを復
号化して、マイクロコンピュータ中の特定の機能部を待
機状態にする命令であるスタンバイ信号を出力するため
の回路であり、その出力端子は次段のDフリップフロッ
プ12のデータ入力端子に接続されている。
ピュータに組み込まれたものであって、第1図における
スタンバイ信号用デコーダ11は、コード化されて入力
されてくる命令つまりインストラクション信号IRを復
号化して、マイクロコンピュータ中の特定の機能部を待
機状態にする命令であるスタンバイ信号を出力するため
の回路であり、その出力端子は次段のDフリップフロッ
プ12のデータ入力端子に接続されている。
このDフリップフロップ12は、上記スタンバイ信号用
デコーダ11から与えられるスタンバイ信号つまりスタ
ンバイ入力信号をサンプリングし、スタンバイ出力信号
として取り出すための回路であり、その出力端子は次段
に設けられた2つのNORゲート13.14からなる第
1のラッチ回路15に接続されている。すなわち、Dフ
リップフロップ12の出力であるスタンバイ出力信号は
、NORゲート13の2人力のうちの1人力として与え
られ、そのNORゲート13の出力Aは、もう一方のN
ORゲート14の2人力のうちの1人力として与えられ
る。また、NORゲート14の出力Aは、NORゲート
13の2人力のうちの池の1人力として与えられる。
デコーダ11から与えられるスタンバイ信号つまりスタ
ンバイ入力信号をサンプリングし、スタンバイ出力信号
として取り出すための回路であり、その出力端子は次段
に設けられた2つのNORゲート13.14からなる第
1のラッチ回路15に接続されている。すなわち、Dフ
リップフロップ12の出力であるスタンバイ出力信号は
、NORゲート13の2人力のうちの1人力として与え
られ、そのNORゲート13の出力Aは、もう一方のN
ORゲート14の2人力のうちの1人力として与えられ
る。また、NORゲート14の出力Aは、NORゲート
13の2人力のうちの池の1人力として与えられる。
一方、スタンバイ解除信号用デコーダ16は、入力され
てくるスタンバイ解除入力信号、すなわち前記機能部を
待機状那がら通常状態に戻す命令信号を復号化し、これ
をスタンバイ解除出力信号として取り出すための回路で
ある。このスタンバイ解除出力信号は、前記NORゲー
ト14の2人力のうちの他の1人力として与えられる。
てくるスタンバイ解除入力信号、すなわち前記機能部を
待機状那がら通常状態に戻す命令信号を復号化し、これ
をスタンバイ解除出力信号として取り出すための回路で
ある。このスタンバイ解除出力信号は、前記NORゲー
ト14の2人力のうちの他の1人力として与えられる。
前記命令信号としては、コード化されて入力されてくる
命令を復号化した信号、当該マイクロコンピュータの外
部に設けられる外部周辺回路およびマイクロコンピュー
タの内部に設けられる内部回路より入力されてくる信号
のうちの少なくとも1つの信号が含まれる。
命令を復号化した信号、当該マイクロコンピュータの外
部に設けられる外部周辺回路およびマイクロコンピュー
タの内部に設けられる内部回路より入力されてくる信号
のうちの少なくとも1つの信号が含まれる。
また、NORゲート14の出力Aはインバータ17で反
転され、その反転信号Bは次段に設けられた第2のラッ
チ回路9およびインバータ10を介してNANDゲート
18に伝達される。上記ラッチ回路9は、マイクロコン
ピュータ全体の動作の基準となる基準クロlり信号φ1
をサンプリング・クロックとして信号Bをサンプリング
するための回路であって、2つのNANDゲート19゜
20からなり、基準クロック信号φ1はNANDゲート
19の2人力のうちの1人力として与えられ、そのNA
NDゲート19の出゛力はもう一方のNANDゲー)2
0の2人力のうちの1人力として与えられる。また、信
号BはNANDゲート20の2人力のうちの他の1人力
として与えられ、そのNANDゲート20の出力Cは、
NANDゲート19の2人力のうちの他の1人力として
与えられる。
転され、その反転信号Bは次段に設けられた第2のラッ
チ回路9およびインバータ10を介してNANDゲート
18に伝達される。上記ラッチ回路9は、マイクロコン
ピュータ全体の動作の基準となる基準クロlり信号φ1
をサンプリング・クロックとして信号Bをサンプリング
するための回路であって、2つのNANDゲート19゜
20からなり、基準クロック信号φ1はNANDゲート
19の2人力のうちの1人力として与えられ、そのNA
NDゲート19の出゛力はもう一方のNANDゲー)2
0の2人力のうちの1人力として与えられる。また、信
号BはNANDゲート20の2人力のうちの他の1人力
として与えられ、そのNANDゲート20の出力Cは、
NANDゲート19の2人力のうちの他の1人力として
与えられる。
また、上記ラッチ回路9の出力つまりNANDゲート2
0の出力Cはインバータ10で反転され、その反転信号
りが次段のNANDゲート18の2入力のうちの1人力
として与えられる。このNANDゲート18の2人力の
うちの他の1人力として基準クロック信号φ1が与えら
れる。NANDゲート18の出力は、上述した機能部を
待機状態および通常状態のいずれか一方の状態に選択的
に切換え、設定するシステム・クロック信号5CLKと
して上記機能部に直接与えられる。
0の出力Cはインバータ10で反転され、その反転信号
りが次段のNANDゲート18の2入力のうちの1人力
として与えられる。このNANDゲート18の2人力の
うちの他の1人力として基準クロック信号φ1が与えら
れる。NANDゲート18の出力は、上述した機能部を
待機状態および通常状態のいずれか一方の状態に選択的
に切換え、設定するシステム・クロック信号5CLKと
して上記機能部に直接与えられる。
さらに、このシステム・クロック信号S CL Kの反
転信号5CLKは、上述したDクリップフロップ12の
クロック信号として与えられる。
転信号5CLKは、上述したDクリップフロップ12の
クロック信号として与えられる。
第2図(1)〜(9)はスタンバイ・モード設定時つま
り上述した機能部を待機状態にするときの上記スタンバ
イ・モード回路の動作を示すタイミングチャートであり
、第3図(1)〜(8)はスタンバイ・モード解除時つ
まり上述した機能部を待機状態から通常状態に戻すとき
の上記スタンバイ・モード回路の動作を示すタイミング
チャートである。
り上述した機能部を待機状態にするときの上記スタンバ
イ・モード回路の動作を示すタイミングチャートであり
、第3図(1)〜(8)はスタンバイ・モード解除時つ
まり上述した機能部を待機状態から通常状態に戻すとき
の上記スタンバイ・モード回路の動作を示すタイミング
チャートである。
次に、これらのタイミングチャートを参照し、上記スタ
ンバイ・モード回路の動作をスタンバイ・モード設定時
と、スタンバイ・モード解除時とに分けて説明する。
ンバイ・モード回路の動作をスタンバイ・モード設定時
と、スタンバイ・モード解除時とに分けて説明する。
スタンバイ・モード
スタンバイ出力信号もスタンバイ解除出力信号もともに
しで上述した機能部が通常状態にあるとき5第1のラッ
チ回路15の出力Aはし、その出力Aをインバータ17
で反転して得られる信号Bは■4となっ゛ており、その
信号Bを第2図(1)に示す基準クロック信号φ1をサ
ンプリング・クロックとしてサンプリングする第2のラ
ッチ回路9の出力CはLとなっている。したがって、出
力Cをインバータ10で反転して得られる信号りと、基
準クロック信号φ1と2人力とするNANDゲート18
の出力つまりシステム・クロック信号5CLKは、この
とき第2図(2)に示すように基準クロック信号φ1の
反転信号となっている。
しで上述した機能部が通常状態にあるとき5第1のラッ
チ回路15の出力Aはし、その出力Aをインバータ17
で反転して得られる信号Bは■4となっ゛ており、その
信号Bを第2図(1)に示す基準クロック信号φ1をサ
ンプリング・クロックとしてサンプリングする第2のラ
ッチ回路9の出力CはLとなっている。したがって、出
力Cをインバータ10で反転して得られる信号りと、基
準クロック信号φ1と2人力とするNANDゲート18
の出力つまりシステム・クロック信号5CLKは、この
とき第2図(2)に示すように基準クロック信号φ1の
反転信号となっている。
上記状態のもとで、インストラクション信号IRがスタ
ンバイ信号用デコーダ11に入力されると、これをデコ
ーダ11が復号化し、デコーダ11の出力つまりスタン
バイ入力信号は、第2[!1(3)に示すようにLから
Hに変わる。上記インストラクション信号IRは、基準
クロック信号φ1の立上りのタイミングで与えられるた
め、スタンバイ入力信号のLからHへの変化も基準クロ
ック信号φ1の立上りにほぼ同期して行われる。
ンバイ信号用デコーダ11に入力されると、これをデコ
ーダ11が復号化し、デコーダ11の出力つまりスタン
バイ入力信号は、第2[!1(3)に示すようにLから
Hに変わる。上記インストラクション信号IRは、基準
クロック信号φ1の立上りのタイミングで与えられるた
め、スタンバイ入力信号のLからHへの変化も基準クロ
ック信号φ1の立上りにほぼ同期して行われる。
次段のDフリップフロップ12では、システム・クロッ
ク信号5CLKの反転信号5CLKをサンプリング・ク
ロックとしてスタンバイ入力信号のサンプリングが行わ
れ、そのDフリップ70ツブ12の出力つまりスタンバ
イ出力信号は、第2[](4)に示すようにスタンバイ
入力信号よりも基準クロック信号+1の1クロック幅分
だけ遅れてLからHに変わる。スタンバイ出力信号がL
からHに変わると、第2図(5)、<6)に示すように
、第1のラッチ回路15の出力AはHからしに、また出
力AはLからHに変わる。また、出力Aをインバー21
7で反転した信号Bも第2図(7)に示すようにHから
Lに変わる。この信号Bt!−NANDゲート20の1
人力として受ける第2のラッチ回路9では、それまでN
ANDゲート20の他の1人力がHの状態にあるので、
出力Cがこのとき第2図〈8)に示すようにLからHに
変わる。
ク信号5CLKの反転信号5CLKをサンプリング・ク
ロックとしてスタンバイ入力信号のサンプリングが行わ
れ、そのDフリップ70ツブ12の出力つまりスタンバ
イ出力信号は、第2[](4)に示すようにスタンバイ
入力信号よりも基準クロック信号+1の1クロック幅分
だけ遅れてLからHに変わる。スタンバイ出力信号がL
からHに変わると、第2図(5)、<6)に示すように
、第1のラッチ回路15の出力AはHからしに、また出
力AはLからHに変わる。また、出力Aをインバー21
7で反転した信号Bも第2図(7)に示すようにHから
Lに変わる。この信号Bt!−NANDゲート20の1
人力として受ける第2のラッチ回路9では、それまでN
ANDゲート20の他の1人力がHの状態にあるので、
出力Cがこのとき第2図〈8)に示すようにLからHに
変わる。
また、出力Cをインバータ17で反転した信号りも第2
図(9)に示すようにHからしに変わる。
図(9)に示すようにHからしに変わる。
したがって、上記信号りと基準タロツク信号φ1とを2
人力とするNANDゲート18の出力として得られるシ
ステム・クロック信号5CLKは、これ以後、第2図(
2)に示すようにHに固定される。その結果、上述した
機能部はそれまでの通常状態から待機状態に切換え設定
される。
人力とするNANDゲート18の出力として得られるシ
ステム・クロック信号5CLKは、これ以後、第2図(
2)に示すようにHに固定される。その結果、上述した
機能部はそれまでの通常状態から待機状態に切換え設定
される。
スタンバイ・モード
上述したスタンバイ・モード設定状態のもとで、スタン
バイ解除信号用デコーダ16にコード化されたスタンバ
イ解除入力信号または外部周辺回路および内部回路より
入力されてくる1ないし複数のスタンバイ解除入力信号
が与えられるとくここでは第3図(3)に示すように、
LからHへの変1ヒとして示している)、これをデコー
ダ16が復号化し、デコーダ16の出力つまりスタンバ
イ解除出力信号は、第3図(4)に示すようにLからH
に変わる。
バイ解除信号用デコーダ16にコード化されたスタンバ
イ解除入力信号または外部周辺回路および内部回路より
入力されてくる1ないし複数のスタンバイ解除入力信号
が与えられるとくここでは第3図(3)に示すように、
LからHへの変1ヒとして示している)、これをデコー
ダ16が復号化し、デコーダ16の出力つまりスタンバ
イ解除出力信号は、第3図(4)に示すようにLからH
に変わる。
この場合もスタンバイ解除入力信号は、第3図(1)に
示す基準クロック信号φ1の立上りのタイミングで与え
られるが、スタンバイ解除信号用デコーダ16の構成が
複雑であるため、スタンバイ解除出力信号のLからHへ
の変化はスタンバイ解除入力信号の入力タイミングより
もかなり遅れる。
示す基準クロック信号φ1の立上りのタイミングで与え
られるが、スタンバイ解除信号用デコーダ16の構成が
複雑であるため、スタンバイ解除出力信号のLからHへ
の変化はスタンバイ解除入力信号の入力タイミングより
もかなり遅れる。
スタンバイ解除出力信号がLからHに変わると、第3図
(5)に示すように、第1のラッチ回路15の出力Aは
HからLに変わり、また出力Aをインバータ17で反転
した信号Bも第3図(6)に示すようにLからHに変わ
る。この信号BをNANDゲート20の1入力として受
ける第2のラッチ回路9では、その出力CがそれまでH
に保持されているので、スタンバイ解除入力信号が与え
られたあとの基準クロック信号の1クロック幅の期間に
おいて、NANDゲート19の2人力はともくHである
。
(5)に示すように、第1のラッチ回路15の出力Aは
HからLに変わり、また出力Aをインバータ17で反転
した信号Bも第3図(6)に示すようにLからHに変わ
る。この信号BをNANDゲート20の1入力として受
ける第2のラッチ回路9では、その出力CがそれまでH
に保持されているので、スタンバイ解除入力信号が与え
られたあとの基準クロック信号の1クロック幅の期間に
おいて、NANDゲート19の2人力はともくHである
。
したがって、そのNANDゲート19の出力つまりNA
NDゲート20の1人力はLどなっており、そのNAN
Dゲート20の他の1人力である信号BがLからHに変
わっても、その出力、つまりラッチ回路9の出力Cは、
それまでのしに保たれる。そして、このあと基準クロッ
ク信号が立下ると、NANDゲート1つの出力つまりN
ANDゲート20の1人力がLからHに変わるため、こ
の時点で初めてラッチ回路9の出力Cは、第3図(7)
に示すようにHからLに変わる。
NDゲート20の1人力はLどなっており、そのNAN
Dゲート20の他の1人力である信号BがLからHに変
わっても、その出力、つまりラッチ回路9の出力Cは、
それまでのしに保たれる。そして、このあと基準クロッ
ク信号が立下ると、NANDゲート1つの出力つまりN
ANDゲート20の1人力がLからHに変わるため、こ
の時点で初めてラッチ回路9の出力Cは、第3図(7)
に示すようにHからLに変わる。
また、これに伴って出力Cをインバータ17で反転した
信号りも第3EJ(8)に示すようにLから14に変わ
る。つまり、信号BのLからHへの変化のタイミングは
、第2のラッチ回路9とインバータ10とを介して基準
クロック信号の立下り時点まで遅らされて次段のNAN
Dゲート18に伝達されることになる。
信号りも第3EJ(8)に示すようにLから14に変わ
る。つまり、信号BのLからHへの変化のタイミングは
、第2のラッチ回路9とインバータ10とを介して基準
クロック信号の立下り時点まで遅らされて次段のNAN
Dゲート18に伝達されることになる。
信号りがLからHに変わると、NANDゲート18の出
力て゛あるシステム・クロック信号5CLKは、これ以
後第3図<2)に示すように基準クロック信号φ1の反
転信号に変わる。その結果、上述した機能部はそれまで
の待機状態から通常状態に切換え設定される。
力て゛あるシステム・クロック信号5CLKは、これ以
後第3図<2)に示すように基準クロック信号φ1の反
転信号に変わる。その結果、上述した機能部はそれまで
の待機状態から通常状態に切換え設定される。
この場合、信号りのLからHへの変化のタイミングは基
準クロック信号の立下り時点に揃えられるため、スタン
バイ・モード解除の信号波形に戻ったシステム・クロッ
ク信号5CLKの最初の1クロック分のクロック幅が従
来のスタンバイ・モード回路の場合のように、通常のク
ロック幅よりも狭くなることはなく、確実に通常のクロ
ック幅が得られる。したがって、このシステム・クロッ
ク信号5CLKを受ける上述した機能部において誤動作
を起こすことはない。
準クロック信号の立下り時点に揃えられるため、スタン
バイ・モード解除の信号波形に戻ったシステム・クロッ
ク信号5CLKの最初の1クロック分のクロック幅が従
来のスタンバイ・モード回路の場合のように、通常のク
ロック幅よりも狭くなることはなく、確実に通常のクロ
ック幅が得られる。したがって、このシステム・クロッ
ク信号5CLKを受ける上述した機能部において誤動作
を起こすことはない。
なお上記実施例では、スタンバイ・モード解除において
、信号BがLからHに変化するタイミングを、スタンバ
イ解除入力信号の入力時点から基準クロック信号φ1の
1クロック幅分だけ遅れた時点までずらしてNANDゲ
ート18に伝達する場合について説明したが、スタンバ
イ解除入力信号の入力時点からの時間幅は1クロック幅
分に限らず複数クロック幅分となるように設定してもよ
く、その場合にもスタンバイ・モード解除の信号波形に
戻ったシステム・クロック信号の最初の1タロツク分の
クロック幅は必ず通常のクロック幅となる。
、信号BがLからHに変化するタイミングを、スタンバ
イ解除入力信号の入力時点から基準クロック信号φ1の
1クロック幅分だけ遅れた時点までずらしてNANDゲ
ート18に伝達する場合について説明したが、スタンバ
イ解除入力信号の入力時点からの時間幅は1クロック幅
分に限らず複数クロック幅分となるように設定してもよ
く、その場合にもスタンバイ・モード解除の信号波形に
戻ったシステム・クロック信号の最初の1タロツク分の
クロック幅は必ず通常のクロック幅となる。
発明の効果
以上のように、本発明のスタンバイ・モード回路によれ
ば、スタンバイ・モード解除の場合に、スタンバイ解除
信号の入力に伴ってラッチ手段の出力レベルが切換えら
れるタイミングを、スタンバイ解除信号の入力時点から
基準クロック信号の1ないし複数クロック幅分だけ遅れ
た時点まで遷延手段によってずらしてシステム・クロッ
ク発生手段に伝達するようにしたので、スタンバイ・モ
ード解除の信号状態に戻ったシステム・クロック信号の
最初の1タロツクが確実に正常なりロック幅となり、ス
タンバイ制御の対象である機能部を誤動作させることが
ない。
ば、スタンバイ・モード解除の場合に、スタンバイ解除
信号の入力に伴ってラッチ手段の出力レベルが切換えら
れるタイミングを、スタンバイ解除信号の入力時点から
基準クロック信号の1ないし複数クロック幅分だけ遅れ
た時点まで遷延手段によってずらしてシステム・クロッ
ク発生手段に伝達するようにしたので、スタンバイ・モ
ード解除の信号状態に戻ったシステム・クロック信号の
最初の1タロツクが確実に正常なりロック幅となり、ス
タンバイ制御の対象である機能部を誤動作させることが
ない。
第1図は本発明の一実施例であるスタンバイ・モード回
路の概略的な構成を示す回路図、第2図(1)〜(9)
はそのスタンバイ・モード回路のスタンバイ・モード設
定時の動作を示すタイミングチャート、第3図(1)〜
く8)はそのスタンバイ・モード回路のスタンバイ・モ
ード解除時の動作を示すタイミングチャート、第4図は
従来のスタンバイ・モード回路の概略的な構成を示す回
路図、第5図(1)〜(7)はそのスタンバイ・モード
回路のスタンバイ・モード設定時の動作を示すタイミン
グチャート、第6111<1)〜(6)はそのスタンバ
イ・モード回路のスタンバイ・モード解除時の動作を示
すタイミングチャートである。 9.15・・・ラッチ回路、11・・・スタンバイ信号
用デコーダ、12・・・Dフリップ70ツブ、16・・
・スタンバイ解除信号用デコーダ、18・・・NAND
ゲート 代理人 弁理士 西教 圭一部
路の概略的な構成を示す回路図、第2図(1)〜(9)
はそのスタンバイ・モード回路のスタンバイ・モード設
定時の動作を示すタイミングチャート、第3図(1)〜
く8)はそのスタンバイ・モード回路のスタンバイ・モ
ード解除時の動作を示すタイミングチャート、第4図は
従来のスタンバイ・モード回路の概略的な構成を示す回
路図、第5図(1)〜(7)はそのスタンバイ・モード
回路のスタンバイ・モード設定時の動作を示すタイミン
グチャート、第6111<1)〜(6)はそのスタンバ
イ・モード回路のスタンバイ・モード解除時の動作を示
すタイミングチャートである。 9.15・・・ラッチ回路、11・・・スタンバイ信号
用デコーダ、12・・・Dフリップ70ツブ、16・・
・スタンバイ解除信号用デコーダ、18・・・NAND
ゲート 代理人 弁理士 西教 圭一部
Claims (1)
- 【特許請求の範囲】 電子機器に備えられる特定の機能部を待機状態と通常状
態とに切換え設定するためのスタンバイ・モード回路で
あって、 入力されてくる命令コードを復号化して電子機器中の特
定の機能部を待機状態にする命令であるスタンバイ信号
を出力するスタンバイ信号用デコーダと、 入力されてくる命令信号を復号化して前記機能部を待機
状態から通常状態に戻す命令であるスタンバイ解除信号
を出力するスタンバイ解除信号用デコーダと、 前記スタンバイ信号用デコーダから出力されるスタンバ
イ信号を受けて出力レベルを第1の状態に保持する一方
、前記スタンバイ解除信号用デコーダから出力されるス
タンバイ解除信号を受けて出力レベルを第2の状態に保
持するラッチ手段と、前記機能部を通常状態および待機
状態のいずれかに選択的に切換え設定するシステム・ク
ロック信号を出力し、前記ラッチ手段の出力レベルが第
2の状態から第1の状態に切換えられると、前記電子機
器全体の動作の基準となる基準クロック信号に同期した
前記機能部の通常状態に相当する信号状態から、前記機
能部の待機状態に相当する一定レベルの信号状態に前記
システム・クロック信号を切換える一方、前記ラッチ手
段の出力レベルが第1の状態から第2の状態に切換えら
れると、一定レベルの信号状態から基準クロック信号に
同期した信号状態に前記システム・クロック信号を切換
えるシステム・クロック発生手段とを含む、そのような
スタンバイ・モード回路において、前記ラッチ手段の出
力レベルが第1の状態から第2の状態に切換えられるタ
イミングを、スタンバイ解除信号に相当する命令信号が
前記スタンバイ解除信号用デコーダへ入力される時点か
ら基準クロック信号の1ないし複数クロック幅分だけ遅
れた時点までずらして前記システム・クロック発生手段
に伝達する遷延手段を設けたことを特徴とするスタンバ
イ・モード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089402A JPH02266408A (ja) | 1989-04-06 | 1989-04-06 | スタンバイ・モード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089402A JPH02266408A (ja) | 1989-04-06 | 1989-04-06 | スタンバイ・モード回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02266408A true JPH02266408A (ja) | 1990-10-31 |
Family
ID=13969650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089402A Pending JPH02266408A (ja) | 1989-04-06 | 1989-04-06 | スタンバイ・モード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02266408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088565B2 (en) | 2002-04-12 | 2006-08-08 | Denso Corporation | Load drive control apparatus with performances of power-consumption reduction and overheat protection |
-
1989
- 1989-04-06 JP JP1089402A patent/JPH02266408A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088565B2 (en) | 2002-04-12 | 2006-08-08 | Denso Corporation | Load drive control apparatus with performances of power-consumption reduction and overheat protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4579370B2 (ja) | スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法 | |
| US5233638A (en) | Timer input control circuit and counter control circuit | |
| TW374170B (en) | Clock-synchronized input circuit and semiconductor memory device that utilizes same | |
| JPH02266408A (ja) | スタンバイ・モード回路 | |
| JP2004266335A (ja) | 調歩同期式シリアル通信回路及び調歩同期式シリアル通信回路を有する半導体集積回路 | |
| CN110297792B (zh) | 数据高电平宽度稳定转发芯片及级联方法 | |
| WO2002101349A3 (de) | Vorrichtung und ein verfahren zur umsetzung einer diagnoseschnittstelle auf standard-spi | |
| JP4481295B2 (ja) | プロセッサの介入あり又はなしでのハードウェアの初期化 | |
| SE9501608L (sv) | Fördröjningsanpassad klock- och datagenerator | |
| US20020078328A1 (en) | Pulse-controlled micropipeline architecture | |
| JP2927972B2 (ja) | フリップフロップ回路 | |
| JPH0721103A (ja) | データ転送装置 | |
| JPS57198593A (en) | Memory circuit | |
| KR0186097B1 (ko) | 저전력 소모형 디지탈 주파수 합성장치 | |
| JPH0193928A (ja) | ダイナミック方式プログラマブルロジックアレイ | |
| JPH06110720A (ja) | 不確定データ送出防止回路 | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| KR890009126A (ko) | 통신시스템에서 압축 변환한 데이타를 신장 변환하는 장치 | |
| JPH05314280A (ja) | マイクロコンピュータ | |
| JPS59226516A (ja) | 高速並列比較形a/d変換用集積回路 | |
| RU2108680C1 (ru) | Устройство для приема дискретной информации | |
| KR960042441A (ko) | 아이디이(ide) 인터페이스 장치 | |
| JPH02203611A (ja) | フリップフロップ回路 | |
| JPS58205381A (ja) | スイツチヤ−制御回路 | |
| JPS59156049A (ja) | 信号検出回路 |