JPH02266455A - 演算プロセッサ同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は演算プロセッサ同期回路に関するものテアって
、バス照合方式によるフェイルセーフ性をもつマイクロ
コンピュータに使用されるものである。

（従来の技術） ２台のマイクロプロセッサ（以後、ＭＰＵともいう）に
同一な動作を同時に実行させて、そのバスの内容を比較
することによりフェイルセーフ性をもたせているバス照
合方式のマイクロコンピュータにおいては、ＭＰＵの内
部にある入力クロックを分周するためのフリップフロッ
プ（以後、Ｆ／Ｆともいう）の状態が電源投入時に１で
あるか、０であるか確定できないため、そのＦ／Ｆによ
って分周された出力クロックの位相が２台のＭＰＵで逆
となる可能性があった。このためＭＰＵの出力クロック
に基づいて動作しているＲＯＭ、およびＲＡＭ等の周辺
デバイスがバスを使用する際にデータの時間的ずれが発
生し、２台のＭＰＵが正常に動作しているにもかかわら
ずバス照合の不一致を起こし、異常出力をする場合があ
った。

従来、この問題を解決するために電源投入時にＭＰＵの
出力クロックの位相を検知して片方のＭＰＵへの入力ク
ロックを１つ削除することにより２台のＭＰＵの出力ク
ロックを同相とする方法がとられていた（特願昭６２−
１１８４１７号公報参照）。

このように従来の技術ではＭＰＵ単体での同期化は行な
われているが、周辺デバイスにはその手法が適用されな
かった。

（発明が解決しようとする課題） このようなバス照合方式のマイクロコンピュータにおい
ては、ＭＰＵ自身にその演算命令が無い数値ｔＬ算、す
なわち浮動小数点演算、三角関数演算等を処理する必要
がある場合は、ソフトウェアの処理機能によって実現す
ることになる。一般に数値演算をソフトウェアの機能に
よって処理すると、その処理にぼう大な時間を費やすこ
とになり、システム全体の処理能力が低下するとともに
、応答性が低下する等の問題が生じる。

通常、この場合にはＭＰＵの数値演算の負荷を低減する
ために数値演算専用のハードウェアである演算プロセッ
サを付加し処理能力を向上させる方法がとられる。

しかしながら演算プロセッサには前述したＭＰＵと同様
なＦ／Ｆが内部に存在しており、このＦ／Ｆから得られ
る内部タイミングが電源投入時に異なってしまうおそれ
があった。このため同一クロックを入力し、同時に演算
を開始させても演算結果のバスへの出力タイミングが異
なり、バス照合の不一致を起こすという問題点がある。

また、バス照合回路は一度照合の不一致を検知すると電
源を切らない限り元の状態に戻らないため、正常なマイ
クロコンピュータの動作が完全に停止してしまうという
問題点があった。

本発明は上記問題点を考慮してなされたものであって、
電源投入時の演算プロセッサの内部タイミングの相違と
いう不確定状態に起因するバス照合の不一致を起こさな
い演算プロセッサ同期回路を提供することを目的とする
。

〔発明の構成〕

（課題を解決するための手段） 本発明は、動作の基準となる原クロック信号を発生する
原クロック発生回路と、２台のマイクロプロセッサのバ
スを照合し不一致を検出するバス照合回路と、原タロツ
ク信号を２台のマイクロプロセッサに送り、この２台の
マイクロプロセッサから出力される出力クロック信号に
基づいて２台のマイクロプロセッサを同期させるクロッ
ク同期回路と、２台のマイクロプロセッサからのそれぞ
れの指令に基づいて数値演算を行う２台の演算プロセッ
サとを備えているマイクロコンピュータに用いられ、演
算プロセッサにクロック信号を供給して同期させる演算
プロセッサ同期回路において、バス照合回路の動作を電
源投入時から２台の演算プロセッサが同期するまでの間
停止させる第１の手段と、２台のマイクロプロセッサが
同期させられた直後に２台の演算プロセッサに演算を同
時に実行させる第２の手段と、２台の演算プロセッサの
演算終了タイミングを検知し、演算が早く終了した演算
プロセッサへのクロック信号の供給を他の演算プロセッ
サが演算を終了するまで停止する第３の手段とを備えて
いることを特徴とする。

（作　用） このように構成された本発明の演算プロセッサ同期回路
によれば、電源投入時から２台の演算プロセッサが同期
するまでバス照合回路の動作が第１の手段によって停止
させられる。次にクロック同期回路によってマイクロプ
ロセッサ（以降、ＭＰＵともいう）のクロックが同期さ
れる。

２台のＭＰＵが同期させられた直後に第２の手段によっ
て２台の演算プロセッサが同時に動作させられ、演算が
実行される。次に、２台の演算プロセッサの演算終了タ
イミングが第３の手段によって検知されるとともに、演
算が早く終了した演算プロセッサへのタロツク信号の供
給が他の演算プロセッサが演算を終了するまで停止され
る。これにより電源投入時の演算プロセッサの内部タイ
ミングの相違という不確定状態に起因するバス照合の不
一致を防止することができる。

（実施例） 以下本発明の実施例を図面を参照して説明する。

第２図は本発明の演算プロセッサ同期回路が用いられる
バス照合方式のマイクロコンピュータの概要を示すブロ
ック図である。第２図において、符号１，２はプログラ
ムにより演算処理を実行するマイクロプロセッサ（以下
、ＭＰＵという）、符号３，４は処理プログラムを格納
する読み出し専用のメモリ（以下、ＲＯＭともいう）、
符号５゜６はＭＰＵＩ、２からのそれぞれの指令により
数値演算を行う演算プロセッサ、符号７は原クロック信
号を発生する原クロック発生回路、符号８はクロック同
期回路、符号９は２つの系のバスを照合し、不一致を検
出するバス照合回路、符号１０は本発明による演算プロ
セッサ同期回路である。

タロツク同期回路８は原クロック発生回路７から発生さ
れる原クロック信号をＭＰＵＩ、２に送り、ＭＰＵ１．
２から出力されるＭＰＵ出力クロック信号に基づいてＭ
ＰＵＩおよび２を同期させ、同期されたＭＰＵＩ、２の
出力クロック信号を演算プロセッサ同期回路１０に送る
。

第１図に本発明による演算プロセッサ同期回路１０の一
実施例を示す。この実施例の演算プロセッサ同期回路１
０はＥＸ−ＯＲゲート１１と、クロック供給回路１２と
、バス照合停止信号発生回路１３とを偏えている。ＥＸ
−ＯＲゲート１１は演算プロセッサ５，６から送出され
るそれぞれの演算の終了を示すＲＥＡＤＹ出力Ａ、　　
Ｂに基づいて動作し、演算プロセッサ５，６の演算終了
タイミングの不一致を検出する。クロック供給回路１２
は２個のＮＡＮＤゲート１０ａ、１０ｂと、２個のＡＮ
Ｄゲート１０ｃ、１０ｄとから構成されており、演算プ
ロセッサ５，６の出力、すなわちＲＥＡＤＹ出力Ａ、　
Ｂ、およびＥＸ−ＯＲゲート１１の出力に基づいて演算
プロセッサ５，６へのクロック信号、すなわちクロック
ＡおよびＢの供給を制御する。バス照合停止信号発生回
路１３は所定時間、すなわち電源投入時から演算プロセ
ッサ５，６が同期するまでの時間＋６時間の間、バス照
合停止信号をバス照合回路に発し、バス照合動作を停止
させる。なおαとして、例えば２クロックが選定される
。

次に本実施例の作用を第３図に示すタイミングチャート
を参照しながら説明する。時刻ｔ１において、電源が投
入されて２台のＭＰＵＩ、２の出力クロック信号はクロ
ック同期回路８により同期され、同じ波形となっている
ものとする。

ここでＭＰＵＩ、２のリセットが終了すると、リセット
が終了した直後（時刻ｔ２）に実行を開始するように予
めＲＯＭ３に格納しておいたプログラムにより演算プロ
セッサ５が演算を開始し、ＲＥＡＤＹ出力Ａが“Ｈ２よ
りＬ″へと変化する。この時点で演算プロセッサ６は内
部タイミングの違いにより、まだ演算を開始しておらず
ＲＥＡＤＹ出力Ｂは“Ｈ″のままである。その後、３ク
ロック遅れた時点（時刻ｔ３）で演算プロセッサ６が演
算を開始し、ＲＥＡＤＹ出力Ｂは“Ｈ″より“Ｌ”へと
変化する。

そして演算が進行していくと、まず演算プロセッサ５の
演算が終了しく時刻ｔ４）　、ＲＥＡＤＹ出力Ａが“Ｌ
′から“Ｈ″へと変化する。この時、演算プロセッサ６
は演算中である。するとＲＥＡＤＹ信号Ａは“Ｈ″であ
り、ＲＥＡＤＹ信号Ｂは“Ｌ”であるためＥＸ−ＯＲゲ
ート１１がら“Ｈ″レベル信号クロック供給回路１２へ
出力される。

クロック供給回路１２は、ＲＥＡＤＹ出力が“Ｈ″、つ
まり演算が終了している演算プロセッサへのクロック供
給を停止する。ここでは演算ブロセッサ５へのクロック
が停止される（第３図中の点線部分参照）、、次に、演
算プロセッサ６の演算が終了すると（時刻ｔｅ　）　、
ＲＥＡＩＩ出力ＢがＬ。

から“Ｈ”に変化する。この時点ではＲＥＡＤＹ出力Ａ
、Ｂ共″Ｈ″のため、ＥＸ−ＯＲゲート１１からの出力
信号は“Ｌ′となりクロック供給回路１２によって停止
していたクロックの供給が再開される。

演算プロセッサ５は、演算が終了した時点（時刻ｔ　）
より停止していたため、時刻ｔ６の時点では演算プロセ
ッサ６と全く同一の内部状態となっている。この状態よ
り次のクロックが２つの演算プロセッサ５，６に入力さ
れることになり時間的に全く同じ動作を開始することに
なる。

又、バス照合停止信号、は電源投入時（時刻１．）に“
Ｈ゛となり、演算プロセッサの同期が終了した後（時刻
１７）に“Ｌ“となる。この間、バス照合回路９は停止
しているのでバス照合の不一致は検知されず、電源投入
時の照合不一致が回避され正常な動作が行われる。

以上説明したように本実施例によれば、電源投入時の演
算プロセッサの内部タイミングの相違という不確定状態
に起因するバス照合の不一致を防止することができる。

なお、演算プロセッサだけでなく、電源投入時に不定と
なるＦ／Ｆを内部にもつ周辺プロセッサにおいて上記実
施例と同様に内部動作に同期している出力信号を検知す
ることにより同期させることが可能である。

〔発明の効果〕

本発明によれば、電源投入時の演算プロセッサの内部タ
イミングの相違という不確定状態に起因するバス照合の
不一致を防止することができる。

これによりバス照合方式マイクロコンピュータの運転を
確実に行うことができる。

【図面の簡単な説明】

第１図は本発明による演算プロセッサ同期回路の一実施
例を示す回路図、第２図は、本発明の演算プロセッサ同
期回路が用いられるバス照合方式のマイクロコンピュー
タを示すブロック図、第３図は本発明による演算プロセ
ッサの動作を説明するタイミングチャートである。 １．２・・・ＭＰＵ、３．４・・・ＲＯＭ、５．６・・
・演算プロセッサ、７・・・原クロック発生回路、８・
・・ＭＰＵのクロック同期回路、９・・・バス照合回路
、１０・・・演算プロセッサ同期回路、１１・・・ＥＸ
−ＯＲゲート、１２・・・クロック供給回路、１３・・
・バス照合停止信号発生回路。

Claims (1)

1. 【特許請求の範囲】 動作の基準となる原クロック信号を発生する原クロック
   発生回路と、２台のマイクロプロセッサのバスを照合し
   不一致を検出するバス照合回路と、前記原クロック信号
   を前記２台のマイクロプロセッサに送り、この２台のマ
   イクロプロセッサから出力される出力クロック信号に基
   づいて前記２台のマイクロプロセッサを同期させるクロ
   ック同期回路と、前記２台のマイクロプロセッサからの
   それぞれの指令に基づいて数値演算を行う２台の演算プ
   ロセッサとを備えているマイクロコンピュータに用いら
   れ、前記演算プロセッサにクロック信号を供給して同期
   させる演算プロセッサ同期回路において、 前記バス照合回路の動作を電源投入時から前記２台の演
   算プロセッサが同期するまでの間停止させる第１の手段
   と、前記２台のマイクロプロセッサが同期させられた直
   後に前記２台の演算プロセッサに演算を同時に実行させ
   る第２の手段と、前記２台の演算プロセッサの演算終了
   タイミングを検知し、演算が早く終了した演算プロセッ
   サへのクロック信号の供給を他の演算プロセッサが演算
   を終了するまで停止する第３の手段とを備えていること
   を特徴とする演算プロセッサ同期回路。