JPH02267650A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH02267650A JPH02267650A JP1089350A JP8935089A JPH02267650A JP H02267650 A JPH02267650 A JP H02267650A JP 1089350 A JP1089350 A JP 1089350A JP 8935089 A JP8935089 A JP 8935089A JP H02267650 A JPH02267650 A JP H02267650A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor
- checksum
- checksum value
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体記憶装置の構成に関するものである
。
。
翅５１閾、第６図に従来の半導体記憶装置の畜き込み、
およびｄみｄし時におけるデータの流れを示すブロック
図である。
およびｄみｄし時におけるデータの流れを示すブロック
図である。
次に動作について説明する。舊き込み時は。
第５図のように、半導体記憶４＆置１２）のメモ１７（
２ａ）内のデータを半１体記憶装置）１１のメモリセル
Ｃ１ａ）ｉｃｉｌき込むも書き込み終了時、半導体試験
ｇ ＠ ！２１の演算器（ｊｌ！ｂ）で計算されたチエ
ツクサム値をＣＲＴ（２＆）などに表示し、それを作業
者・３：が読み取り、記録媒体１４１に記録する。読み
出し時は、半導体記憶！！ １１１１＋からデータを読
み出すと同時に、半導体試験装置（！Ｉの演算器（ｇ’
ｂ）にデータを送り、チエツクサム値（叱和値）を計算
する。読み出し終了時に計算Ｃ！ＲＴｌｉ）に表示さね
たチエツクサム値と以前記憶媒体１４１に記録したチエ
ツクサム値を作業者１３１が比較して、一致すればｒＯ
ＫＪとし、不一致であればｒＮＧＪとしていた。
２ａ）内のデータを半１体記憶装置）１１のメモリセル
Ｃ１ａ）ｉｃｉｌき込むも書き込み終了時、半導体試験
ｇ ＠ ！２１の演算器（ｊｌ！ｂ）で計算されたチエ
ツクサム値をＣＲＴ（２＆）などに表示し、それを作業
者・３：が読み取り、記録媒体１４１に記録する。読み
出し時は、半導体記憶！！ １１１１＋からデータを読
み出すと同時に、半導体試験装置（！Ｉの演算器（ｇ’
ｂ）にデータを送り、チエツクサム値（叱和値）を計算
する。読み出し終了時に計算Ｃ！ＲＴｌｉ）に表示さね
たチエツクサム値と以前記憶媒体１４１に記録したチエ
ツクサム値を作業者１３１が比較して、一致すればｒＯ
ＫＪとし、不一致であればｒＮＧＪとしていた。
従来の半導体記憶装置は、作業者がチエツクサム値を＆
ｉ録、比較９判定しなければならず、作業者の介入が必
要で、また、チエツクサム１直の記録？保存する必要力
；あるなどの問題があった〇 この発明は、上記のような問題点を解消するためになさ
れたもので、作業者の介入無しで、チエツクサム値の判
定ができ、チエツクサム値の外部への記録も不要とする
半導体記憶装置を得ることを目的とする。
ｉ録、比較９判定しなければならず、作業者の介入が必
要で、また、チエツクサム１直の記録？保存する必要力
；あるなどの問題があった〇 この発明は、上記のような問題点を解消するためになさ
れたもので、作業者の介入無しで、チエツクサム値の判
定ができ、チエツクサム値の外部への記録も不要とする
半導体記憶装置を得ることを目的とする。
この発明に係る半導体記憶装＃Ｌけ通常のメモリセル以
外にチエツクサム値を記録するためのメモリセルを有し
、それに対しての書き込み及び読み出し全可能てしたも
のである。
外にチエツクサム値を記録するためのメモリセルを有し
、それに対しての書き込み及び読み出し全可能てしたも
のである。
この発明における半導体記憶装置は、チエツクサム値の
記録及びチエツクサム値による判定を作業者の介入無し
で、実行することができる。
記録及びチエツクサム値による判定を作業者の介入無し
で、実行することができる。
〔実施−１〕
以下、この発明の一実施例を図について説明でる。第１
図ないし第４図は半導体記憶装置へのデータの書き込み
あるいは読み出しを行う場ＯＫ、半導体記憶装置及び半
導体試験装置の構成を示すブロック図で、第１図はデー
タの書き込み時のデータの流れ、第８図はデータの書き
込み時のチエツクサム値の書き込み方法、第３図にデー
タの絖み出し時のデータの流れ、第４図はデータの続み
出し時のチエツクサム値の読み出し方法を示す。図にお
いて＋Ｉｌ 、 ｒｌａ）、 １２１ 。
図ないし第４図は半導体記憶装置へのデータの書き込み
あるいは読み出しを行う場ＯＫ、半導体記憶装置及び半
導体試験装置の構成を示すブロック図で、第１図はデー
タの書き込み時のデータの流れ、第８図はデータの書き
込み時のチエツクサム値の書き込み方法、第３図にデー
タの絖み出し時のデータの流れ、第４図はデータの続み
出し時のチエツクサム値の読み出し方法を示す。図にお
いて＋Ｉｌ 、 ｒｌａ）、 １２１ 。
’ ２ ａ ） Ｔ ’ ２ ｂ ）は第５図の従来例
に示したものと同等であるので説明を省略する。（１）
ｆｌチエツクサム記録用メモリ、（２０）は比較器であ
る。
に示したものと同等であるので説明を省略する。（１）
ｆｌチエツクサム記録用メモリ、（２０）は比較器であ
る。
次に動作について説明する。データの畜き込み時は、第
１図のように半導体試験装置〔２！のメモ＋７（ｆａ）
内にあるデータを半導体記憶装置Ｉｌ＋のメモリセル（
１ａ）に書き込む。誓き込み終了時、半導体試験装置（
２）の演算器（２ｂ）で、計算されたチエツクサム値を
、半導体記憶装置ｌｌ：Ｉｌのチエツクサム値記録用メ
モＩ） （ｘｂ）に賽き込む。読み出し時には、半導体
記憶装置（１１力・らデータを読み出すと同時に、半導
体試験装置・′ｌｌの演算器（２ｂ）に、データを送り
、チエツクサム値を計算する。
１図のように半導体試験装置〔２！のメモ＋７（ｆａ）
内にあるデータを半導体記憶装置Ｉｌ＋のメモリセル（
１ａ）に書き込む。誓き込み終了時、半導体試験装置（
２）の演算器（２ｂ）で、計算されたチエツクサム値を
、半導体記憶装置ｌｌ：Ｉｌのチエツクサム値記録用メ
モＩ） （ｘｂ）に賽き込む。読み出し時には、半導体
記憶装置（１１力・らデータを読み出すと同時に、半導
体試験装置・′ｌｌの演算器（２ｂ）に、データを送り
、チエツクサム値を計算する。
絖み出し終了時に、計算されたチエツクサム値と以前に
半導体記憶装置…のチエツクサム値記録用メモリｒｉｂ
）ｉで薔き込んだチエツクサム値を比較器ｒ２ｃ）ｔで
より比較して、一致すれげｒＧＯＪとし、不一致であれ
ばｒＮＧＪとする。
半導体記憶装置…のチエツクサム値記録用メモリｒｉｂ
）ｉで薔き込んだチエツクサム値を比較器ｒ２ｃ）ｔで
より比較して、一致すれげｒＧＯＪとし、不一致であれ
ばｒＮＧＪとする。
以上のように、この発明によれば半導体記憶装置にチエ
ツクサム値記録用メモリを設け、チエツクサム値の書き
込み及び読み出しができるように構成したので、チエツ
クサム値の記録及びチエツクサム値による判定を作業者
の介入なしで行うことｋ ｏ’Ｊ能とする半導体記憶装
置を得られる効果がある。
ツクサム値記録用メモリを設け、チエツクサム値の書き
込み及び読み出しができるように構成したので、チエツ
クサム値の記録及びチエツクサム値による判定を作業者
の介入なしで行うことｋ ｏ’Ｊ能とする半導体記憶装
置を得られる効果がある。
第１図ないし第４図はこの発明の一実施例による半導体
記憶装置へのデータの書き込み、あるいは読み出しを行
う場合に半導体試験装置及で、第５図にデータの書き込
み時のデータの流れを示す図、第６図はデータの読み出
し時のデータの流れを示す図である。 図において、＋１１ Ｖ′１半導体記憶ｆｅ（１Ｍ、
（ｌａ）ｉメモリセル、（１ｂ）はチエツクサム記録用
メモリ、２１は半導体試験装置、 ｒ２ａ）はメモリ
、ｒｇｂ）は演算器、（２Ｃ社比較器である。 なお、図中、同一符号は同一 又は相当部分？不す〇
記憶装置へのデータの書き込み、あるいは読み出しを行
う場合に半導体試験装置及で、第５図にデータの書き込
み時のデータの流れを示す図、第６図はデータの読み出
し時のデータの流れを示す図である。 図において、＋１１ Ｖ′１半導体記憶ｆｅ（１Ｍ、
（ｌａ）ｉメモリセル、（１ｂ）はチエツクサム記録用
メモリ、２１は半導体試験装置、 ｒ２ａ）はメモリ
、ｒｇｂ）は演算器、（２Ｃ社比較器である。 なお、図中、同一符号は同一 又は相当部分？不す〇
Claims (1)
- 半導体記憶装置のアドレスごとのデータの総和値記録用
メモリセルを備えたことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089350A JPH02267650A (ja) | 1989-04-07 | 1989-04-07 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089350A JPH02267650A (ja) | 1989-04-07 | 1989-04-07 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02267650A true JPH02267650A (ja) | 1990-11-01 |
Family
ID=13968261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089350A Pending JPH02267650A (ja) | 1989-04-07 | 1989-04-07 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02267650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590134A (en) * | 1990-06-27 | 1996-12-31 | Texas Instruments Incorporated | Test circuits and method for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state |
-
1989
- 1989-04-07 JP JP1089350A patent/JPH02267650A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590134A (en) * | 1990-06-27 | 1996-12-31 | Texas Instruments Incorporated | Test circuits and method for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0182939B1 (ko) | 특정 기록포멧을 갖는 아이씨 카드 메모리 및 그로부터의 디지탈음성 기록 및 재생방법 | |
| JPH02267650A (ja) | 半導体記憶装置 | |
| US20050044331A1 (en) | Data management | |
| US6311259B1 (en) | System and method for reading unidirectionally recorded data bidirectionally | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| EP0365114A3 (en) | Interface arrangement for interfacing a data storage device with a data handling system | |
| JPS6346660A (ja) | 磁気テ−プ媒体へのデ−タ書込み誤り防止方式 | |
| JPS601672A (ja) | 磁気デイスク装置の不良ブロツク処理方法 | |
| JPS6142216B2 (ja) | ||
| JPH0546469A (ja) | メモリカード装置 | |
| JPS58182774A (ja) | 制御装置 | |
| JPH03205660A (ja) | 記録媒体のテスト制御方式 | |
| JPS6191751A (ja) | デ−タバツフア出力制御方式 | |
| JPS61118829A (ja) | コンピユ−タシステムにおける記録媒体の装填除去情報転送方法 | |
| JPS60205485A (ja) | フオ−ムデ−タ記憶方式 | |
| JPS6267793A (ja) | メモリ装置 | |
| JPH0577498A (ja) | プリンタ装置 | |
| JPS609289B2 (ja) | 磁気テ−プ集録装置 | |
| JPS5818177A (ja) | 磁気デイスク装置における磁気ディスク媒体の検査方法 | |
| JPH0353718A (ja) | 複数値計数式カウンタ回路 | |
| JPS6048078A (ja) | ディスプレイ画像編集処理方式 | |
| JPS6246022B2 (ja) | ||
| JPS6073376A (ja) | 基板試験装置 | |
| JPS62208484A (ja) | 磁気テ−プ制御装置 | |
| JPH04373058A (ja) | バッファ制御方式 |