JPH02268341A - 論理シミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置における論理シュミレーション
の高速化に適用して有効な技術に関する。

〔従来の技術〕

この種の技術について記載されている例としては、特開
昭５９−１４８９１７号がある。

上記公報等に記載されている従来技術の論理シミュレー
ション装置について第２図、第４図および第５図を用い
て説明する。

第２図は情報処理装置における試験プログラム（ＴＭＰ
　１４）の基本構造について示したものである。

ＴＭＰ　１４は、各試験（１，２，、、ｎ）について、
試験命令実行のための環境設定を行う「初期設定部」、
試験命令を実行する「試験部」および試験命令実行結果
の判定を行う「結果判定部」より構成されているが、「
初期設定部」と「試験部」との間、「試験部」と「結果
判定部」との間には各々命令実行のモードを切り換える
だめの診断命令（ＤＩＡＧＩ、ＤＩＡＧ２）が挿入され
ている。

このようなＴＭＰ　１４のプログラム量について簡単に
説明すると、たとえば情報処理装置の検査の初期に使用
する基本的なＴＭＰ１４（ＩＰＬ系ＴＭＰ　１４）の場
合、その走行命令数（ステップ数）は、約４０，０００
，０００ステツプにも達する。同じく検査の中期〜後期
に使用する試験命令列自動生成機能付ＴＭＰ　（乱数系
ＴＭＰ）の場合、１試験命令列（１ルーチン）を実行し
て約４ｏｏ、ｏｏｏステップ、また全ての試験命令列（
全ルーチン）を実行すると、その走行命令数は実に２．
４００，０００．０００ステツプにも達する。

このために、仮に上記乱数系ＴＭＰの１ルーチン（４０
０，０００ステツプ）のみを実行するとしても、その論
理シミュレーションには膨大な計算機時間を必要とする
。

ちなみに、論理シミュレータの平均命令実行速度を０．
１１ＰＳとすると、 ４００、０００　（命令）　Ｘ　１１０．１　（Ｉ　Ｐ
Ｓ）　＝４．０００．０００　（秒）−１，０００時間 となり、多大な時間を必要とすることが理解できる。

また、最近における情報処理装置の多様化・大規模化に
対応して益々論理シミニレージョンに要する計算機時間
が増大している。

さらに、実際間頚として上記のような論理シミュレーシ
ョンを実行しようとする場合、下記のような問題もある
。

すなわち、１個の論理シミュレーションジョブで使用可
能な計算機時間は、計算機センタの運用効率等の面から
制限さ、れているのが一般的であり、上記のような膨大
ステップ数のＴＭＰ全体を一連に実行することが事実上
不可能となっている。

このために、従来の論理シミュレーション装置では、上
記公報に記載されているように、ＴＭＰの命令を機能レ
ベルで高速度に実行する命令実行の疑似ブロシジ＋　（
ＩＩ：Ｉｎ５ｔｒｕｃｔｉ。

ｎ　　Ｉｎｔｅｒｐｒｅｔｅｒ）を論理シミニレ−シー
ンプログラム（論理シミュレータ）に接続し、上記ＴＭ
Ｐの「初期設定部」と「結果判定部」の命令を当該ＩＩ
で実行し、「試験部」の命令のみを論理シミュレータで
実行することにより、ＴＭＰ実行の時間短縮を図ってい
る。このような疑似プロシジャＩＩの平均命令実行速度
は、上記で説明した論理シミュレータによる平均命令実
行速度の１０３〜１０４倍程度の高速処理が可能となっ
ている。

このような技術を用いて前述の乱数系ＴＭＰの１ルーチ
ンを実行する場合について考えると、１ルーチン当りの
実際に走行する平均試験命令数を１０命令と仮定すると
、 １０（命令）　Ｘ４０．０００（命令）　Ｘ　１１０．
１（ＩＰＳ）ＸＩ／（１０’〜１０４） ＝４１００〜５００秒 となり、疑似プロシジャＩＩを用いた場合には、結局１
時間前後で乱数系ＴＭＰの１ルーチンを論理シミュレー
ションできることになる。

次に第４図を用いてこのような疑似プロシジャＩＩを用
いた論理シミュレーション技術について具体的に説明す
る。

このような論理シミュレーションに使用する情報処理装
置には同図にも示すように、一般的に、実アドレス空間
２５と仮想アドレス空間２６とを有している。

実アドレス空間２５のアドレスは、物理アドレスと呼ば
れ、仮想アドレス空間２６のアドレスは論理アドレスと
呼ばれる。

上記論理アドレスに対してはアドレス変換、プレフィッ
クス変換、浮動アドレス変換等を通じて物理アドレスに
変換される。

実アドレス空間２５上には、メモリ１３（ＭＳ）が存在
し、内部に第２図で説明したＴＭＰ　１４が格納された
状態となっている。

仮想アドレス空間２６上には、装置シミュレーションプ
ログラムＹ２７　　（Ｓ　ＩＭＰＧＭＹ）が格納されて
いる。当該装置シミュレーションプログラムＹ２７は、
論理シミュレータ８（ＬＳＩＭ）と、命令実行疑似プロ
シジャ２８（ＩＩ）と、両者間の連絡を行う連絡モジュ
ール２９（ＣＭ）とを有している。

ＬＳ　ＩＭ８は、概念上の被試験ＣＰＵｌ０　　（Ｔｃ
ｐｕ　：同図中破線で囲んだ部分の機能を実行）と、メ
モリ疑似プロシジャ１１　（ＰＭＳ）とを動作させる論
理シミュレーションを制御する。

ＴＣＰＵ　１０は、動作経過を詳細に計算できる基本論
理素子モデルを基に設計ファイル上に構築されたＣＰＵ
モデルである。

ＰＭＳ　１１は、ＴＣＰＵＩＯと次に述べる疑似ＣＰＵ
３０　　（ＰＣＰＵ）とが、ＭＳ１３をアクセスする場
合に経由する疑似プロシジャである。

１１２８は、情報処理装置の命令実行機能動作を機械語
命令により既述したメモリ疑似プロシジャであり、概念
上の疑似ＣＰＵ３０　（ＰＣＰＵ）を構成している。

ＣＭ２９は、機械語命令および機械語命令とＬＳ　ＩＭ
８とを接続できる所定の論理シミュレーション言語によ
り記述されている。該ＣＭ２９は、機械語命令で記述さ
れたＩ　Ｉ２８とＬＳＩＭ８との間にあって、命令実行
の切換制御と情報の伝達を行う連絡モジュールとして機
能するものである。

次に、このシステム構成における論理シミュレーション
の動作を説明する。

まず、第２図に示すＴＭＰ　１４における“試験１“の
試験が開始されると、連絡モジュール２９（ＣＭ）が被
試験ＣＰＵｌ０　　（ＴＣＰＵ）の初期状態を疑似ＣＰ
Ｕ３０　（ＰＣＰＵ）に対して設定しくステップ３０１
）、疑似ＣＰＵ３０　＜ｐｃｐＵ）を起動させる（３０
２）。

起動されたＰＣＰＵ３０は、メモリ疑似プロシジャ１１
　　（ＦＭＳ）経由で、メモリ１３（ＭＳ）内のＴＭＰ
　１４の命令、を読み出しく３０３）、該命令が命令実
行動作モードを切り換えるＤＩＡＧ１命令（第２図参照
）か否かを調べる（３０４）。

ＤＩＡＧＩ命令でない場合、命令を解読し、必要なオペ
ランドを用意して、命令を実行する（３０５）。命令実
行が完了したら再度ＭＳ１３から命令を読み出し、上記
ステップ３０３からの処理を繰り返す。このようなステ
ップ３０３〜３０５の実行を繰り返してＴＭＰ　１４の
「初期設定部」における全命令を実行する。

「初期設定部」の命令を実行し終えると、ＤＩＡＧＩ命
令がＭＳ１３から読み出される。このときＰＣＰＵ３０
は命令実行を中断し、命令実行動作モードをＣＭ２９に
戻す。

ＣＭ２９は、ＰＣＰＵ３０から受は取った情報に基づき
論理シミュレーション継続か否かを調べる（３０６）。

この時点では、「初期設定部」の命令の実行を終え、「
試験部」の命令を実行しようとする段階なので、論理シ
ミュレーションは継続状態となる。

そこで、ＣＭ２９は、疑似ＣＰＵ状態をＴＣＰＵｌｏに
設定しく３０７）　、ＴＣＰＵＩＯを起動する（３０８
）。

起動されたＴＣＰＵＩＯは、前述のＰＣＰＵ３０と同様
に、ＰＭＳ　１１を経由してＭＳ１３内のＴＭＰ１４の
命令を読み出しく３０９）　、命令が命令実行動作モー
ドを切り換えるＤＩＡＧ２命令か否かを調べる（３１０
）。

ＤＩＡＧ２命令でない場合、命令を解読し、必要なオペ
ランドを読み出して、ＴＭＰ　１４の「試験部」におけ
る命令を実行する（３１１）。

命令が終わったら、再度上記ステップ３０９〜３１１の
処理を繰り返す。このようにしてＴＭＰ１４の「試験部
」の命令を実行し終えると、ＤＩＡＣ２命令がＭＳ１３
から読み出される。このとき、ＴＣＰＵＩＯは、命令実
行を中断して命令実行動作モードをＣＭ２９に戻す。

次に、０Ｍ２９は再び被試験ＣＰＵ状態をＰＣＰＵ３０
に設定しく３０１）　、ＰＣＰＵ３０を起動する（３０
２）。ＰＣＰＵ３０は、上記「初期設定部」の命令の実
行と同様な方法により「結果判定部」の全命令を実行す
る（３０３〜３０５）。

ＰＣＰＵ３０は、「結果判定部」の命令を実行し終わっ
た段階で、ＴＭＰ　１４上で試験が継続している場合（
たとえば“試験２ｍがある場合）には引続き次試験（“
試験２”）の「初期設定部」の命令を読み出して実行す
る。

以下、上記と同様の方法で、「初期設定部」の命令をＰ
ＣＰＵ３０で、「試験部」の命令をＴＣＰＵＩＯで、ま
た「結果判定部」の命令を再度ＰＣＰＵ３０で実行する
。これをＴＭＰ　１４の全試験について繰り返す。この
ようにしてＴＭＰ　１４の全ての試験を終了した場合に
、０Ｍ２９が論理シミュレーションを完了する。

次に、第５図を用いて被試験ＣＰＵｌ０　（ＴＣＰＵ）
と疑似ＣＰＵ３０　　（ＰＣＰＵ）とにおけるメモリ１
３（ＭＳ）へのアクセス時のメモリアドレスの変換手順
を説明する。

同図は第４図の構成を基にＭＳ１３へのメモリアクセス
を機能的に示したブロック図である。

同図では一例として、ＴＣＰＵＩＯが命令格納レジスタ
１６（ＩＢＲ）内のｒＬ　　ＧＲＩ　　＃１００」の命
令を実行する場合を例に説明する。

本命令は、ＭＳ１３の１００番地から始まる４バイトの
オペランドデータを汎用レジスタ　（ＯＲ１）に格納す
るロード命令とする。

オペランドデータの読み出しリクエストがあると（４０
１）　、ＴＣＰＵＩ　Ｏは本命令で指定された１００番
地のオペランドデータを読み出すために、アドレス変換
、プレフィックス変ｍ等（ＤＡＴ　　ｅｔｃ）を行い（
４０２）　、ＴＣＰＵＩ　Ｏ上の論理アドレスの１００
番地を絶対アドレスの１０００番地に変換する。

ここで、Ｓ　ＩＭＰＧＭＹ２７は、実際の情報処理装置
の仮想アドレス空間にロードされたプログラムであるた
め、Ｓ　ＩＭＰＧＭＹ２７は、実際の装置の仮想アドレ
ス空間２６上におけるＳＩＭＰＧＭＹ２７のローディン
グアドレス分等について、この絶対アドレスを補正（Ｏ
８対応補正）する処理を行う（４０３）。このＯ８対応
補正はＳＩＭＰＧＭＹ８内のＦＭＳ　１１で行われる。

これにより、ＴＣＰＵＩ　Ｏ上の絶対アドレス１０００
番地は、仮想アドレス空間２６上のアドレス（実計算機
上の論理アドレス）５０００番地に変換される。

次に、ＭＳ　１３をアクセスする場合には、このアドレ
スをさらに実計算機上でアドレス変換、プレフィックス
変換、浮動アドレス変換等（ＤＡＴｅｔｃ）を行い（４
０４）　、実アドレス空間２５上のアドレス（実計算機
上の物理アドレス）に変換する。これにより、仮想アド
レス空間２６上のアドレス５０００番地は、実アドレス
空間２５上のアドレス５００００番地となる。

このアドレスで、ＭＳ１３をアクセスし、ＴＣＰＵｌｏ
が実行する命令ｒＬ　　ＧＲＩ　　＃１００」が必要と
する１００番地のオペランドデータをＴＭＰ　１４より
読み出す。

次に、ＰＣＰＵ３０が命令格納領域３１（ＩＢＡ）内の
「Ｌ　ＯＲ２＃１００」の命令を実行する場合を例に説
明する。

この場合もＰＣＰＵ３０は、オペランドデータの読み出
しリクエストがあると（４０５）　、指定された１００
番地のオペランドデータを読み出すため、アドレス変換
、プレフィックス変換等（ＤＡＴ　　ｅｔｃ）を行い（
４０６）　、ＰｃＰＵ３０上の論理アドレス１００番地
を絶対アドレス１０００番地に変換する。

当該ＰＣＰＵ３０も、上記ＴＣＰＵＩＯと同様にＳ　Ｉ
ＭＰＧＭＹ２７の管理下で動作するＣＰＵモデルである
ため、当該ＰＣＰＵ３０の絶対アドレスもまた前述のＴ
ＣＰＵｌｏ上の絶対アドレスと同様に、ＦＭＳ　１１に
おいて○Ｓ対応補正が行われる（４０３）。

以降、上記ＴＣＰＵＩＯと同様のアドレス変換が行われ
（４０４）、最終的には、実アドレス空間２５上のアド
レス５００００番地でＭＳ１３がアクセスされる。これ
により、ＰＣＰＵ３０が実行する命令ｒＬ　　ＧＲ２＃
１００Ｊが必要とする１００番地のオペランドデータが
読み出される。

〔発明が解決しようとする課題〕

以上の説明のように、上記従来技術では仮想アドレス空
間２６上に、ＰＣＰＵ３０とＴＣＰＵＩＯの２個のＣＰ
Ｕモデルを設定して論理シミュレーション時間の短縮を
図ってはいるものの、実運用上十分なものとはいえなか
った。

たとえば、乱数系ＴＭＰ　１４の１ルーチンのみを試験
する場合を例にとると、短縮されたとはいえ、約１時間
程度の計算機時間を必要としていた。

しかし、この程度の時間であっても、計算機センタの運
用効率からみれば、１個の論理シミュレーションジョブ
で数ルーチンしか実行できないのが現状である。論理検
証がさらに進化して、論理品質が向上した場合に、１個
のジョブで数ルーチンしか論理シミュレーションできな
いということはシミュレーション効率上大きな問題であ
る。

また、論理シミュレーションでは、設計された情報処理
装置の論理を検証するために、多種多量のＴＭＰを特定
期間に集中して実行することが多い。そのために、個々
の論理シミュレーションジョブの短時間化を行い、ジョ
ブのＴＡＴ（Ｔｕｒｎ　　Ａｒｏｕｎｄ　　Ｔｉｍｅ）
の短縮を図って、短期間により多くの論理シミュレーシ
ョンジョブを実行して早期に論理不良を摘出することが
重要となる。

本発明の目的は、上記の点に鑑みて、論理シミュレーシ
ョン効率の向上を図ることにある。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から胡らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。

スナワち、ホスト計算機上のアドレス空間上に仮想計算
機を想定した論理シミュレーション装置であって、ホス
ト計算機上に設定された論理シミュレータと仮想計算機
上とで分担して試験プログラムを実行させるとともに、
論理シミュレータと仮想計算機とにおいて、両者間での
処理を移行するための連絡モジュールをそれぞれ有する
構成としたものである。

〔作用〕

上記した手段によれば、システムを仮想計算機構造とし
たことにより、試験プログラムにおける「試験部」の命
令を論理シミュレータで、その他の部分（たとえば「初
期設定部」および「結果判定部」の命令を仮想計算機で
高速実行できるため、従来の装置シミュレーションプロ
グラムのみに依存していた論理シミュレーション装置に
比較して極めて高速度な論理シミュレーションが可能と
なる。

〔実施例〕

第１図は本発明の一実施例である論理シミュレーション
装置の構成を示すブロック図、第３図は第１図を基にメ
モリにアクセスする際の動作を機能的に示したブロック
図である。

第１図において、本システムは、ホスト計算機上にゲス
ト計算機が存在する、いわゆる仮想計算機（Ｖｉｒｔｕ
ａｌ　　Ｍａｃｈｉｎｅ）システムとなっている。その
ため、論理上はホスト計算機のホスト実アドレス空間１
とホスト仮想アドレス空間２とがあり、その上にゲスト
計算機のゲスト実アドレス空間３とゲスト仮想アドレス
空間４とが存在している。

ホスト仮想アドレス空間２上には、ホスト計算機とゲス
ト計算機のインターフェースをとりもつ仮想計算機制御
プログラム５　　（ＶＭＣＰ）があり、内部に連絡モジ
ュール６　　（ＣＭＢ）とアドレス変換手順２２　（ア
ドレス変換）とを有している。

また、第４図で説明した装置シミュレーションプログラ
ムＹ　（Ｓ　ＩＭＰＧＭＹ２７）と同様の装置シミュレ
ーションプログラムＸ　（Ｓ　ＩＭＰＧＭＸ７）がホス
ト仮想アドレス空間２上にロードされた状態となってい
る。該ＳＩＭＰＧＭＸ７は、第４図と同様に、内部に論
理シミュレータ８　（ＬＳＩＭ）と、連絡モジュールＡ
　（ＣＭＡ９）とを有した構造となっている。

ＬＳ　１Ｍ８は、内部に概念上の被試験ＣＰＵｌ０　（
ＴＣＰＵ）と、メモリ疑似プロシジャ１１　（ＰＭＳ）
とを含んでいる。

ＣＭＡ９は、第４図で説明した連絡モジュール２９（Ｃ
Ｍ）と同様に、機械語命令および機械語命令とＬＳ　１
Ｍ８とを接続できる論理シミュレーション言悟により記
述されており、機械語命令で記述サレタ上記ＶＭＣＰ５
内（７）ＣＭＢ６とＬＳＩＭ８との間にあって、命令実
行の切換制御と情報の伝達を行う連絡モジュールとして
機能する。

また、ゲスト計算機の実アドレス空間３上には、仮想Ｃ
ＰＵ１２　（ＶＣＰＵ）が構築されている。

一方、ホスト実アドレス空間１上には、第４図と同じメ
モ！Ｊ１３（ＭＳ）が存在し、内部に第２図で説明した
ＴＭＰ　１４が格納されている。当該ＭＳ１３に対して
は、ＴＣＰＵＩＯよりＰＭＳ　１１を経由して、またＶ
ｃＰＵ　１２よりＶＭｃＰ　５内のアドレス変換手順２
２を経由してそれぞれアクセスされる。

また、本実施例の特徴の一つとして、ホスト実アドレス
空間１上には、上記ＭＳ１３とともにＣＰＵ状態退避領
域１５　　（ＳＡＶＥ）が設定されている。該５ＡＶＥ
　１５は、ＣＭＡ９およびＣＭＢ６よりらアクセスされ
ようになっている。

次に、上記システム構成における論理シミムレ−ジョン
の動作を説明する。

なお、試験プログラム（ＴＭＰ１４）の構成については
、第２図に示した従来技術のものと同一とする。

まず、ＴＭＰ　１４の“試験１”の開始が指示されると
、装置シミュレーションプログラムＸ７（Ｓ　ＩＭＰＧ
ＭＸ）内の連絡モジ５−ルＡ（ＣＭＡ９）が被試験ＣＰ
Ｕｌ０　（ＴＣＰＵ）の初期状態をＣＰＵ状態退避領域
１５　（ＳＡＶＥ）に格納した後（１０１）　、仮想計
算機制御プログラム５　（ＶＭＣＰ）を経由して、連絡
モジュールＢ　（ＣＭＢ６）に処理を移行する（１０２
）。

ＣＭＢ６では、まず５ＡＶＥ１５内のＴＣＰＵｌｏの初
期状態を読み出してこれを仮想ＣＰＵ　１２　（ＶＣＰ
Ｕ）　に設定しく１０３）　、仮１ｃｐｕ１２　（ＶＣ
ＰＵ）を起動する（１０４）。

起動されたＶＣＰＵ１２は、ＶＭＣＰ５内のアドレス変
換手順２２を経由して、メモ＋７１３（ＭＳ）内のＴＭ
Ｐ１４．の命令を読み出して（１０５）、命令が命令実
行動作モードに切り換えるＤＩＡＧＩ命令か否かを調べ
る（１０６）。

ＤＩＡＧＩ命令でない場合には、“試験１”における「
初期設定部」の命令を解読し、必要なオペランドを用意
して命令を実行する（１０７）。

この命令実行が完了した段階で再度ＭＳ１３から命令を
読み出しステップ１０５〜１０７までの処理を繰り返し
てＴＭＰ　１４の「初期設定部」の全命令を実行する。

上記「初期設定部」の命令を実行し終え、ステップ１０
６においてＤＩＡＧＩ命令がＭＳ１３から読み出される
と、ＣＭＢ６に処理が戻り、上記ＶＣＰＵ　１２（７）
状態を５ＡＶＥ１５１：：退避させる（１０８）　、次
にＣＭＢ６Ｉｔｓ　ＩＭＰＧＭＸ７を経由して処理をＣ
ＭＡ９へ移行する（１０９）。

ＣＭＡ９では、上記ＣＭＢ６経由でＶＣＰＵ１２から受
は取った情報に基づき、論理シミ３レージｐン継続か否
かを調べる（１１０）。この時点では、「初期設定部」
の命令実行を完了し、引き続いて「試験部」の命令を実
行する段階なので、論理シミュレーションが継続される
。

ＣＭＡ９１ｔＶＣＰＵｌ　２の状態を５ＡＶＥ１５より
読み出してＴＣＰＵＩＯに設定した後（１１１）、ＴＣ
ＰＵＩＯを起動する（１１２）。

起動されたＴＣＰＵＩＯは、ＭＳ１３内のＴＭＰ１４の
命令を読み出して（１１３）、命令が命令実行動作モー
ドを切り換えるＤＩＡＧ２命令か否かを調べる（１１４
）。ここで、ＤＩＡＣ２命令でない場合、すなわち「試
験部」の命令である場合、当該命令を解読し、必要なオ
ペランドを読み出して命令を実行する（１１５）。命令
実行が完了したら、再度ＭＳ１３から命令を読み出す。

このような処理（１１３〜１１５）を繰り返してＴＭＰ
　１４の「試験部」における全命令を実行し終えると、
ＤＩＡＧ２命令がＭＳ１３から読み出される（１１４）
。このとき、ＴＣＰＵＩＯは、命令実行を中断して命令
実行動作モードをＣＭＡ９に戻す。ＣＭＡ９は再びＴＣ
ＰＵＩＯの状態を５ＡＶＥ１５１：格納しく１０１）　
、処理をＶＭＣＰ５経由でＣＭＢ６に移行する（１０２
）。

Ｃ１ｖｉＢ　６では、５ＡＶＥ１５内のＴＣＰＵＩＯの
状態を読み出して、これをＶＣＰＵ　１２に設定しく１
０３）　、ＶＣＰＵＩ２を起動する（１０４）。

ＶＣＰＵＩ２は、上記「初期設定部」の命令実行と同様
の方法により（１０５〜１０７）、ｒ結果判定部」の全
命令を実行する。ＶＣＰＵＩ２は、「結果判定部」の命
令を実行し終わった段階で、ＴＭＰ　１４上に次の試験
（たとえば１試験２′）が継続している間は、引続き次
試験（″試験２”）の「初期設定部」の命令を読み出し
て実行する。

以下、上記と同様の方法で「初期設定部」の命令をＶＣ
ＰＵ　１２で、「試験部」の命令をＴＣＰＵＩＯで、ま
た「結果判定部」の命令をＶＣＰＵＩ２で実行する。こ
れをＴＭＰ　１４の全試験について繰り返す。このよう
にして、ＴＭＰ　１４の全ての試験を終了した際に、Ｃ
ＭＡ９が論理シミュレーションを完了する。

次に、第３図に基づいて被試験ＣＰＵｌ０（ＴＣＰＵ）
と、仮想ＣＰＵ１２　　（ＶＣＰＵ）とにおけるメモリ
１３（ＭＳ）アクセス時のメモリアドレスの変換手順と
、連絡モジュールＡ（ＣＭＡ９）と連絡モジュールＢ　
（ＣＭＢ６）とにおけるＣＰＵ状態退避領域１５　（Ｓ
ＡＶＥ）アクセス時のアドレスの変換手順とを説明する
。

本システムは、前述の通り、仮想計算機システムとなっ
ており、ホスト計算機上にゲスト計算機が存在している
。このため、ＭＳ１３および５ＡＶＥ１５へのアクセス
時のアドレスの変換において、これを考慮する必要があ
る。

まず、’ｒｃｐｕｔｏがＭＳ１３をアクセスする場合に
ついて述べる。これは、第４図で説明したＴＣＰＵＩＯ
のメモリアドレス変換手順と同じである。すなわち、Ｉ
ＢＲ１６内の「Ｌ　　ＧＲＩ＃１００Ｊの命令をＴＣＰ
ＵＩＯが実行するする場合、オペランドデータ読み出し
リクエストがあると（５０１）、ＴＣＰＵＩＯ上で、ア
ドレス変換、プレフィックス変換等（ＤＡＴ　　ｅｔｃ
）が行われ（５０２）、論理アドレス１００番地を絶対
アドレス１０００番地に変換する。これを論理シミュレ
ーションプログラムＸ７　　（ＳＩＭＰＧＭＸ）がホス
ト仮想アドレス空間２上のＳ　ＩＭＰＧＭＸ７のローデ
ィングアドレス分等について補正（Ｏ３対応補正）Ｌ（
５０３）、ホスト仮想アドレス空間２上のアドレス（実
計算機上の論理アドレス）５００００００番地。これを
さらにホスト実アドレス空間１上で、アドレス変換、プ
レフィックス変換等（ＤＡＴ　　ｅ　ｔ　ｃ）を行い（
５０４〉、ホスト実アドレス空間１上のアドレス（実計
算機上の物理アドレス）５００００番地とする。

このように変換されたアドレスによってＭＳ１３をアク
セスし、ＴＣＰＵ　１０が実行する命令「ＬＧＲＩ　　
＃１００Ｊが必要とする１００番地のオペランドデータ
をＴＭＰ　１４より読み出す。

次に、ＶＣＰＵＩ２が命令格納レジスタ２０　（ＩＢＲ
Ｖ）内のｒＬ　　ＧＲ２＃１００Ｊの命令を実行する場
合を例に説明する。

ＶＣＰＵＩ２は、ゲスト計算機の実アドレス空間上に構
築されている。このため、ＶＣＰＵＩ　２がＭ　Ｓ　１
３をアクセスするにはＶＣＰＵ　１２上のアドレスつま
りゲスト計算機上のアドレスをＭＳ１３のアクセスアド
レス、つまりホスト計算機上のアドレスに変換する必要
がある。この変換を、仮想計算機制御プログラム５　（
ＶＭＣＰ）が行゛う。

以下、ＶＣＰＵＩ２が、本命令で指定された１００番地
のオペランドデータを読み出す手順について説明する。

ＶＣＰＵ１２１ｔ、ＩＢＲＶ２０内ノｒＬ　　ＧＲｌ　
　＃１００Ｊのオペランドデータの読み出しリクエスト
があると（５０５）、上記ＴＣＰＵ　１０と同様に、ア
ドレス変換、プレフィックス変換等（ＤＡＴ　　ｅｔｃ
）を行い（５０６）　、ＶＣＰＵＩ２上の論理アドレス
１００番地を絶対アドレス１０００番地に変換する。

ここで、ＶＣＰＵＩ２上の絶対アドレスは、ゲスト計算
機の実アドレス空間３上のアドレスであるため、これを
さらにＶＭＣＰＳ内でアドレス変換しく５０７）、ホス
ト仮想アドレス空間２上のアドレスとする処理を行う。

この変換により、ＶＣＰＵ１２上の絶対アドレス１００
０番地は、ホスト仮想アドレス空間２上のアドレス（実
計算機上の論理アドレス）５００００００番地。

これをさらに、上記ＴＣＰＵＩＯのメモリアドレス変換
手順と同様の方法で変換し、最終的にはホスト実アドレ
ス空間１上のアドレス（実計算機上の物理アドレス）５
００００番地とする（５０４）。

このようにして得られたアドレスにより、ＭＳ１３をア
クセスしてＶＣＰＵ１２が実行する命令ｒＬ　　ＧＲ２
＃１００Ｊが必要とする１００番地のオペランドデータ
を読み出す。

このアドレス変換（５０７（２２））における特徴は、
当該アドレス変換における変換結果を、ＴＣＰＵＩＯ用
のＯ５対応補正（５０３）による変換結果と整合させる
ため、上記ホスト仮想アドレス空間２上におけるＳＩＭ
ＰＧＭＸ７のローディングアドレス分等の補正分を考慮
した点にある。

次に、連絡上ジュールＡ　（ＣＭＡ９）と連絡上ジュー
ルＢ　（ＣＭＢ６）とがＣＰＵ状態退避領域１５　（Ｓ
ＡＶＥ）をアクセスする場合について説明する。

ＣＭＡ９．ＣＭＢ６ともにホスト仮想アドレス空間２上
で実行されるプログラムであるため、両プログラムが発
行する５ＡＶＥ１５のアクセスアドレスは、ホスト仮想
アドレス空間２上のアドレス（実計算機上の論理アドレ
ス）である。

そのため、５ＡＶＥＩ　５をアクセスする場合には、こ
のアドレスをホスト実アドレス空間１上でアドレス変換
、プレフィックス変換、浮動アドレス変換等（ＤＡＴ　
　ｅｔｃ）を行い（５０８（２３））、ホスト実アドレ
ス空間ｌ上のアドレス（実計算機上の物理アドレス）に
変換する処理が行われる。

これにより、たとえばＣＭＡ９．ＣＭＢ６が発行したホ
スト仮想アドレス空間２上のアドレス１００００番地は
、ホスト実アドレス空間１上のアドレス１０００００番
地となる。このアドレスにより、ＣＭＡ９．ＣＭＢ６は
５ＡＶＥ１５をアクセスすることになる。

このように、本実施例では、情報処理装置を試験するＴ
ＭＰの中で、「試験部」の命令を論理シミュレータで、
その他の部分の命令を仮想計算機で実行できるので、従
来の装置シミ！レーションプログラムのみに依存してい
た論理シミュレーション装置に較べて高、速度な論理シ
ミュレーションを実現することができる。

一般的に、仮想計算機における平均命令実行速度は、実
計算機の平均命令実行速度に較べて仮想計算機システム
のオーバーヘッドの分だけ僅かに低下するものの、はぼ
実計算機と同程度とみなすことができる。したがって、
本システムによれば従来技術における論理シミュレータ
による平均命令実行速度の１０７〜１０’　倍程度の高
速化が可能となる。

これを前述の乱数系ＴＭＰの１ルーチンを実行する場合
について検討すると下記の通りである。

すなわち、１ルーチン当りで実際に走行する平均試験命
令数を１０命令として前述と同様に算出すると、 １０（命令）　Ｘ　１１０．１　（Ｉ　ＰＳ）　＋　４
００．０００　（命令）Ｘｉｌｏ、　１（ＩＰＳ）　Ｘ
Ｉ／（１０’〜１０６）ｑ１００秒 となり、実質的に論理シミュレータによる論理シミ３レ
ーシヨン時間の２分間弱程度で乱数系ＴＭＰ１ルーチン
を論理シミュレーションできる。

これにより、従来技術での論理シミュレーション装置で
は乱数系ＴＭＰ　１ルーチンを実行するのに１時間前後
（４１００〜５００秒）程度要したものが、２分間弱（
１００秒）で完了することとなる。このこととは逆に、
同じ時間の間、論理シミュレーションすると仮定したら
、 ４１００〜５００（秒）／１００（秒／ルーチン）＝４
１〜５ルーチン となり、約４０ルーチンが１個のジョブで実行できるこ
とになる。

このような効果は論理シミュレータの性能向上にともな
って顕著となる。

また、本実施例では個々のジョブの時間短縮が可能とな
るので、ジョブのＴＡＴ（Ｔｕｒｎ　　Ａｒｏｕｎｄ　
　Ｔｉｍ、ｅ）を短縮し、短時間により多くの論理シミ
ュレーションジョブを実行して早期に論理不良を摘出し
、情報処理装置の開発期間短縮が可能となる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、記憶手段とし
てのメモ！ＩＭＳ１３としては、ホスト計算機上の実メ
モリで仮定した場合について説明したが、仮想計算機の
メモリあるいはホスト計算機上もしくは仮想計算機上の
外部記憶装置等であってもよい。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、本発明によれば、システムを仮想計算機構造
としたことにより、試験プログラムの各部を論理シミュ
レータと仮想計算機とで分担して高速実行できるため、
極めて高速度な論理シミュレーションが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例である論理シミュレーション
装置の構成を示すブロック図、第２図は実施例および従
来技術で使用される試験プログラムＴ　Ｍ　Ｐの基本構
成を示す説明図、第３図は第１図に基づくメモリアクセ
スの際の動作を機能的に示したブロック図、 第４図は従来技術における論理シミュレーション装置の
構成を示すブロック図、 第５図は第４図に基づくメモリアクセスの際の動作を機
能的に示したブロック図である。 １・・・ホスト実アドレス空間、２・・・ホスト仮想ア
ドレス空間、３・・・ゲスト実アドレス空間、４・・・
ゲスト仮想アドレス空間、５・・・仮想計算機制御プロ
グラム（ＶＭＣＰ）　、６・・・連絡モジュール（ＣＭ
Ｂ）　、７・・・装置シミュレーションプログラムＸ　
（Ｓ　ＩＭＰＧＭＸ）、８・・・論理シミュレータ（Ｌ
Ｓ　ＩＭ）　、９・・・連絡モジュールＡ、（ＣＭＡ）
１０・・・被試験ＣＰＵ　（ＴＣＰＵ）　、１１・・・
メモリ疑似プロシジャ（ＰＭＳ）、１２・・・仮想ＣＰ
Ｕ　（ＶＣＰＵ）、１３・・・メモリ　（ＭＳ）、１４
・・・試験プログラム（ＴＭＰ）　、１５・・・ＣＰＵ
状態退避領域、１６・・・命令格納レジスタ（ＩＢＲ）
、２０・・・命令格納レジスタ（Ｉ　ＢＲＶ）、２２・
・・アドレス変換手順（５０７）、２２・・・アドレス
変換手順、２５・・・実アドレス空間、２６・・・仮想
アドレス空間、２７・・・装置シミュレーションプログ
ラムＹ　（Ｓ　ＩＭＰＧＭＹ）、２８・・・命令実行疑
似プロシジャ、２９・・・連絡モジュール（ＣＭ）（Ｉ
　Ｉ）、３０・・・疑似ＣＰＵ　（ＰＣＰＵ）　、３１
・・・命令格納領域（ＩＢＡ）。 代理人　弁理士　筒　井　大　和 第 図 ＭＰ

Claims (1)

1. 【特許請求の範囲】 １、ホスト計算機上のアドレス空間上に仮想計算機を想
   定した論理シミュレーション装置であって、ホスト計算
   機上に設定された論理シミュレータと仮想計算機上とで
   分担して試験プログラムを実行させるとともに、論理シ
   ミュレータと仮想計算機とにおいて、両者間での処理を
   移行するための連絡モジュールをそれぞれ有することを
   特徴とする論理シミュレーション装置。 ２、論理シミュレータに設定される被試験ＣＰＵと仮想
   計算機上に設定される仮想ＣＰＵとの状態を退避させる
   退避領域を有しており、該退避領域へは上記連絡モジュ
   ールを通じてアクセス可能であることを特徴とする請求
   項１記載の論理シミュレーション装置。 ３、記憶手段に対して論理シミュレータと仮想計算機と
   の双方からメモリアクセスが可能なアドレス変換手段を
   備えたことを特徴とする請求項１記載の論理シミュレー
   ション装置。 ４、上記記憶手段はホスト計算機の実メモリであること
   を特徴とする請求項３記載の論理シミュレーション装置
   。 ５、試験プログラムが初期設定部と試験部と結果判定部
   とで構成されるとともに、初期設定部および結果判定部
   の処理が仮想計算機上で実行され、試験部の処理が論理
   シミュレータで実行されることを特徴とする請求項１記
   載の論理シミュレーション装置。