JPH02269056A - ビデオ信号印字装置 - Google Patents

ビデオ信号印字装置

Info

Publication number
JPH02269056A
JPH02269056A JP1090962A JP9096289A JPH02269056A JP H02269056 A JPH02269056 A JP H02269056A JP 1090962 A JP1090962 A JP 1090962A JP 9096289 A JP9096289 A JP 9096289A JP H02269056 A JPH02269056 A JP H02269056A
Authority
JP
Japan
Prior art keywords
signal
video signal
print
synchronization
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1090962A
Other languages
English (en)
Inventor
Hiroshi Morita
宏 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP1090962A priority Critical patent/JPH02269056A/ja
Publication of JPH02269056A publication Critical patent/JPH02269056A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、同期信号と水平クロック数を基にして、ビデ
オ信号の取込クロックを発生させるビデオ信号印字装置
に関する。
〔発明の概要〕
本発明のビデオ信号印字装置は、取込クロックをビデオ
信号取込区閑で固定するので、同期信号にノイズ、周期
の乱れがあっても取込ミスがなく、印字ノイズが出ない
また、取込クロックはビデオ信号取込区間だけ固定する
ので、取込クロックの固定による弊害は発生しない。
〔従来の技術〕
従来、ビデオ信号印字装置では、内部同期の周期を水平
クロック数で分割し、これに対応して取込クロックを発
生し、ビデオ信号を取込んでいた。
〔発明が解決しようとする課題〕
そのため従来の回路では、同期信号のノイズや周期が不
安定な状態になると、ビデオ信号取込みミスが生じ、印
字にノイズが発生していた。
また、ショートバックポーチの場合、同期信号のブラン
キング区間で、イコライジングパルスやセレーションパ
ルスが入ると、同期が乱れるので取込クロックが変化し
、再び安定化するのに時間がかかり、印字上部にノイズ
が発生した。
本発明の目的は、任意の区間で取込クロックを固定でき
るPLL部を持つビデオ信号印字装置の提供にある。
〔課題を解決するための手段〕
前記課題を解決する為ビデオ信号及び同期信号を出力す
るホスト装置1と、ビデオ信号を取込クロック13で取
込み、制御信号14に基ずいて印字部5に印字データと
印字同期信号を送るビデオ信号変換部2と、印字同期信
号に従って前記印字データの印字を行う印字部5と、入
力した同期信号を内部レベルに変換するレベル変換部1
1と、オペレータにより入力された情報を、デジタルデ
ータに変換するオペレーションパネル4と、該オペレー
ションパネル4からのデジタルデータを水平クロック数
15として変換して出力し、前記レベル変換部11の出
力に同期を取って、突変信号16と、制御信号14を出
力する制御部3と、入力した取込クロック13を、セッ
トされた水平クロック数15だけ分周するSC回路9と
、ICI、IC2、IC3、IC4から成り、前記レベ
ル変換部11と、SC回路9の出力を人力とし、突変信
号16により、前記2人力のうち一方を出力する切換回
路17と、前記切換回路17の入力と出力の遅延量と同
じだけ、レベル変換部11の出力を遅らせた信号を出力
するデイレイ回路12と、前記デイレイ回路12と、切
換回路17の出力を入力とし、この2信号の位相比較し
、その差により出力電圧レベルを変化させる20回路7
と、前記20回路7の出力を人力とし、入力電圧レベル
に対応した周波数の取込クロック13を出力するvCO
00回路8成るPLL部6より構成するようにしたもの
である。
〔作用〕
本発明によれば、ビデオ信号取込区間でビデオ信号の取
込クロックを固定するので、同期信号のノイズや同期信
号の周期のみだけがあっても、印字時にノイズが発生し
ないビデオ信号印字装置を得る事ができる。
〔実施例〕
以下、図面を参照し、本発明の好適な実施例を説明する
第1図のブロック図に示す如く、本装置はホスト装置1
と、・ビデオ信号変換部2と、印字部5と、レベル変換
部11と、制御部3と、オペレーションパネル4と、V
CO00回路8SC回路9と、pc回路7と、デイレイ
回路12と、ICI、IC2、IC3、IC4から構成
される切換回路17から成るPLL部6より構成される
第1図の回路において、デイレイ回路12の遅延量は、
切換回路17の入出力の遅延量と等しくなるように設定
している。
また、IC1〜4は、ECLを使用している。
SC回路9は、スワロカウンタである。
また、20回路7は、ダウンエッチトリガ位相比較タイ
プの位相特性をもっている。
次に動作を説明する。
オペレータは、水平クロック値を、オペレーションパネ
ル4より、あらかじめ入力しておく。
オペレーションパネル4は、前記水平クロック値をデジ
タルデータに変換した信号を、制御部3に出力する。
制御部5は、SC回路9が正常に分周できる水平クロッ
ク数に前記デジタルデータを変換し、SC回路9に値を
セットする。
ホスト装置1は、ビデオ信号をビデオ信号変換部2に、
同期信号をレベル変換部11に出力する。
レベル変換部11は、前記同期信号を内部同期20に変
換し、制御部3とデイレイ回路12と切換回路17に出
力する。
制御部3は、初め切換信号16を、切換回路17が、分
周信号18を選択するレベルになっている。
PC回路7は、切換回路17を通過してくる分周信号1
8と、デイレイ回路12を通過してくる内部同期20と
の位相を比較し、その差に合った電圧をvCO00回路
出力する。
VCO回路8は、入力電圧に合う周波数で発振し、取込
クロック13を発生する。
SC回路9は、取込クロック13を水平クロック値だけ
分周し、分周信号18を出力する。
PLL部6は、内部同期20と分周信号18の位相差が
零になるまで取込クロック13の発振周波数を変化させ
る。
オペレータが印字スタートの指令をオペレーションパネ
ル4に入力する。
オペレーションパネル4は、印字スタートをデジタルデ
ータに変換して、制御部3に出力する。
制御部3は、前記デジタルデータが入力するとデータ取
込開始の情報を、ビデオ信号変換部2に出力し、内部同
期20と同期をとり、切換信号16を、切換回路17が
、内部同期20を選択するレベルにする。
前記切換信号16が、切換回路17を、内部同期20を
選択するレベルになっている場合、PLL回路6は、内
部同期20の周期が変化しても、取込クロック13の発
振周波数を変化させない。
ビデオ信号変換部2は、制御部3から取込スタートの情
報を制御信号14として受けると、ホスト装置から出力
されるビデオ信号を、取込クロック13を使用して取込
み、印字データと印字同期信号を、印字部5に出力する
印字部5は、前記印字同期信号に従い、印字データを印
刷を開始する。
制御部3は、あらかじめ指定しである数だけカウントし
た後、初期レベルにもどる。
〔発明の効果〕
以上のように、本発明により、PLL回路の発振周波数
の変化を一定時間抑制できるので、同期信号に乗るノイ
ズや、同期信号の周期の乱れによる取込クロックの変化
がなく、ビデオ信号変換部で取込ミスが発生せず、印刷
の乱れ、印字ノイズ当の印刷不良をなくすことができる
【図面の簡単な説明】
第1図は、本発明のブロック図、第2図は、第1図のタ
イミングチャートである。 1・・・ホスト装置 2・・・ビデオ信号変換部 3・・・制御部 4・・φオペレーションパネル 5・・・印字部 6・争・PLL部 7・・・20回路 8・・・100回路 9・・・SC回路 12・・・デイレイ回路 17・・・切換回路 第 図

Claims (1)

    【特許請求の範囲】
  1. 画像データの出力であるビデオ信号を入力し、前記画像
    データを印刷記録するものにおいて、ビデオ信号及び同
    期信号を出力するホスト装置と、入力したビデオ信号に
    基づいて印字データと印字同期信号を出力するビデオ信
    号変換部と、前記印字同期信号に同期を取り印字データ
    を印刷記録する印字部と、前記印字同期信号を内部同期
    に変換するレベル変換部と、前記内部同期の周期の変化
    に対応して周波数の取込クロックを出力するか、又は現
    在の取込クロックの周波数を固定する場合とを切換信号
    により選択するPLL回路と、入力した情報をデジタル
    データに変換するオペレーションパネルと印字情報が入
    力すると、内部同期を指定された数だけカウントして切
    換信号を切換え、水平クロック数をPLL部への入力値
    に変換する制御部とから成り、オペレーションパネルか
    ら印字スタートの情報を入力すると、ビデオ信号の取込
    みが終了するまで取込クロックの周波数を固定するよう
    にしたことを特長とするビデオ信号印字装置。
JP1090962A 1989-04-11 1989-04-11 ビデオ信号印字装置 Pending JPH02269056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1090962A JPH02269056A (ja) 1989-04-11 1989-04-11 ビデオ信号印字装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1090962A JPH02269056A (ja) 1989-04-11 1989-04-11 ビデオ信号印字装置

Publications (1)

Publication Number Publication Date
JPH02269056A true JPH02269056A (ja) 1990-11-02

Family

ID=14013122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1090962A Pending JPH02269056A (ja) 1989-04-11 1989-04-11 ビデオ信号印字装置

Country Status (1)

Country Link
JP (1) JPH02269056A (ja)

Similar Documents

Publication Publication Date Title
JPH071423B2 (ja) パルス発生回路
JPS60164A (ja) テレビジヨンフレ−ム信号の同期回路
JPH0732389B2 (ja) クロツクジツタ抑圧回路
JPH02269056A (ja) ビデオ信号印字装置
JPH05130448A (ja) 水平afc回路
JPH0722937Y2 (ja) 画像信号記憶回路
JP3346497B2 (ja) 電源同期パルス生成回路
JP2506649B2 (ja) 垂直同期装置
JP3315457B2 (ja) のこぎり波発生回路
JPH0631795Y2 (ja) デイジタル信号同期回路
JP2699370B2 (ja) Pll装置
JP2661401B2 (ja) キャプションデコーダ回路
JPH0625061Y2 (ja) 時間発生回路
JPH08163399A (ja) ディジタル信号の位相差吸収装置
JPH05300470A (ja) クロック信号生成回路
JPH01228377A (ja) デジタル同期検出装置
JP2536816Y2 (ja) タイミング発生回路
JPH11298754A (ja) 水平画面位置調整回路
JPH077433A (ja) スイッチング周波数同期型a/d変換器
JP2801292B2 (ja) クロック発生回路
JP3417793B2 (ja) クロック同期装置
JPH0126596B2 (ja)
JPH0695638A (ja) サンプリングスタートパルス発生回路
JPH09186976A (ja) 周波数変換回路
JPH01257055A (ja) 印画装置