JPH02274108A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH02274108A JPH02274108A JP1097927A JP9792789A JPH02274108A JP H02274108 A JPH02274108 A JP H02274108A JP 1097927 A JP1097927 A JP 1097927A JP 9792789 A JP9792789 A JP 9792789A JP H02274108 A JPH02274108 A JP H02274108A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220302468 rs33998096 Human genes 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に使用されるバイアス回路に関し、特
にカレントミラー回路にバイアス電流を供給するバイア
ス回路に関する。
にカレントミラー回路にバイアス電流を供給するバイア
ス回路に関する。
従来、カレントミラー回路にバイアス電流を供給するバ
イアス回置は差動増幅段に接続された定電流源を抵抗の
みにより制御することで実現している。
イアス回置は差動増幅段に接続された定電流源を抵抗の
みにより制御することで実現している。
第２図は従来のかかる一例を示す差動増幅器のバイアス
回路図である。
回路図である。
第２図に示すように、集積回路に使用される差動増幅器
は入力端子３，４および出力端子２に接続されたトンジ
スタＱ７．Ｑ８および抵抗Ｒ７により構成され、この差
動増幅器に接続される定電流源はトランジスタＱ９およ
び接地された抵抗Ｒ８により構成されている。また、前
記差動増幅器の定電流源にバイアス電流を供給するバイ
アス回路は抵抗Ｒ６，Ｒ，およびダイオード接続された
トランジスタＱ６が第一の基準電源端子１と第二の基準
電源端子（接地側）との間に接続されて構成されている
。
は入力端子３，４および出力端子２に接続されたトンジ
スタＱ７．Ｑ８および抵抗Ｒ７により構成され、この差
動増幅器に接続される定電流源はトランジスタＱ９およ
び接地された抵抗Ｒ８により構成されている。また、前
記差動増幅器の定電流源にバイアス電流を供給するバイ
アス回路は抵抗Ｒ６，Ｒ，およびダイオード接続された
トランジスタＱ６が第一の基準電源端子１と第二の基準
電源端子（接地側）との間に接続されて構成されている
。
次に、このバイアス回路の動作を説明するため、入力端
子３，４に入力信号が無い状態、すなわち無信号時の差
動増幅器の出力端子２に表われる直流出力電圧Ｖｏ′を
求める。
子３，４に入力信号が無い状態、すなわち無信号時の差
動増幅器の出力端子２に表われる直流出力電圧Ｖｏ′を
求める。
まず、トランジスタＱ６に流れる電流Ｉｎは、
尚、ここでｖｃｃは電源端子１に印加される電源電圧で
あり、ＶＢＦ、１４６１はトランジスタＱ６のベース・
エミッタ間順方向バイアス電圧である。
あり、ＶＢＦ、１４６１はトランジスタＱ６のベース・
エミッタ間順方向バイアス電圧である。
しかるに、トランジスタＱ６．Ｑ９はカレントミラー回
路を構成しているので、抵抗Ｒ６とＲ８とが等しく、且
つトランジスタＱ６とＱ９の形状およびエミッタ面積が
等しいとすると、トランジスタＱ９に流れる電流Ｉｔ’
は、 １＋’−Ｉｏ’ ・・・（２）となる。
路を構成しているので、抵抗Ｒ６とＲ８とが等しく、且
つトランジスタＱ６とＱ９の形状およびエミッタ面積が
等しいとすると、トランジスタＱ９に流れる電流Ｉｔ’
は、 １＋’−Ｉｏ’ ・・・（２）となる。
ここで、差動増幅器が入力無信号で平衡状態にあるとす
ると、トランジスタＱ８に流れる電流■２′は、 １２ ’＝ −１，・・・〈３） となる、従って、出力端子２の直流出力電圧Ｖ。′は、 Ｖｏ ＝Ｖｃｃ−Ｒ７ＸＩ２ ＝ ＶＣＣ−−Ｒ，Ｘ Ｉ 。
ると、トランジスタＱ８に流れる電流■２′は、 １２ ’＝ −１，・・・〈３） となる、従って、出力端子２の直流出力電圧Ｖ。′は、 Ｖｏ ＝Ｖｃｃ−Ｒ７ＸＩ２ ＝ ＶＣＣ−−Ｒ，Ｘ Ｉ 。
＝ ｖｃｃ −−Ｒ７Ｘ Ｉ 。
で与えられる。
このように、従来のカレントミラー回路のバイアス回路
は直流出力電圧（動作点）を安定化させるために、抵抗
Ｒ９の値を決定することによりバイアス電流を供給して
いる。
は直流出力電圧（動作点）を安定化させるために、抵抗
Ｒ９の値を決定することによりバイアス電流を供給して
いる。
上述した従来のバイアス回路において、直流出力電圧■
。′は、前述した（４）式で与えられるように、トラン
ジスタのベース・エミッタ間順方向バイアス電圧の項を
有している。また、−射的にハトランジスタのベース・
エミッタ間順方向バイアス電圧は（−２ｍ Ｖ ／ ℃
）の温度係数を有している。従って、前述した（４）式
において、抵抗Ｒ６，Ｒ，、Ｒ９の温度係数が一定であ
るとしても、直流出力電圧ｖｏ′は温度係数を有するこ
とになり、温度変動によって直流出力電圧■ｏ′が変動
するという欠点を有する。
。′は、前述した（４）式で与えられるように、トラン
ジスタのベース・エミッタ間順方向バイアス電圧の項を
有している。また、−射的にハトランジスタのベース・
エミッタ間順方向バイアス電圧は（−２ｍ Ｖ ／ ℃
）の温度係数を有している。従って、前述した（４）式
において、抵抗Ｒ６，Ｒ，、Ｒ９の温度係数が一定であ
るとしても、直流出力電圧ｖｏ′は温度係数を有するこ
とになり、温度変動によって直流出力電圧■ｏ′が変動
するという欠点を有する。
本発明の目的は、かかるトランジスタの温度特性を補償
し、温度変動に対しても安定した直流出力電圧が得られ
るバイアス回路を提供することにある。
し、温度変動に対しても安定した直流出力電圧が得られ
るバイアス回路を提供することにある。
本発明のバイアス回路は、トランジスタおよび抵抗によ
り構成し第一の基準電源および第二の基準電源間に接続
されるカレントミラー回路にバイアス電流を供給するバ
イアス回路において、前記第一の基準電源と第二の基準
電源間に直列接続された第一および第二の抵抗と、前記
第一および第二の抵抗の共通接続点にベースが接続され
且つコレクタが前記第一の基準電源に接続された第一の
トランジスタと、一端が前記第一の基準電源に接続され
た第三の抵抗と、前記第三の抵抗の他端と前記第一のト
ランジスタのエミッタとの間に直列に且つそれぞれがダ
イオード接続された第二、第三および第四のトランジス
タと、前記第一および第四のトランジスタのエミッタと
前記第二の基準電源との間に接続された第四の抵抗と、
前記第三の抵抗および第二のトランジスタの接続点にベ
ースが接続され且つコレクタが前記第一の基準電源に接
続された第五のトランジスタと、前記第五のトランジス
タのエミッタに接続する第五の抵抗とを有し、前記第五
の抵抗を介して前記カレントミラー回路にバイアス電流
を供給するように構成される。
り構成し第一の基準電源および第二の基準電源間に接続
されるカレントミラー回路にバイアス電流を供給するバ
イアス回路において、前記第一の基準電源と第二の基準
電源間に直列接続された第一および第二の抵抗と、前記
第一および第二の抵抗の共通接続点にベースが接続され
且つコレクタが前記第一の基準電源に接続された第一の
トランジスタと、一端が前記第一の基準電源に接続され
た第三の抵抗と、前記第三の抵抗の他端と前記第一のト
ランジスタのエミッタとの間に直列に且つそれぞれがダ
イオード接続された第二、第三および第四のトランジス
タと、前記第一および第四のトランジスタのエミッタと
前記第二の基準電源との間に接続された第四の抵抗と、
前記第三の抵抗および第二のトランジスタの接続点にベ
ースが接続され且つコレクタが前記第一の基準電源に接
続された第五のトランジスタと、前記第五のトランジス
タのエミッタに接続する第五の抵抗とを有し、前記第五
の抵抗を介して前記カレントミラー回路にバイアス電流
を供給するように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す差動増幅器のバイアス
回路図である。
回路図である。
第１図に示すように、本実施例は電源端子（第一の基準
電位）１に印加される電源電圧を直列抵抗Ｒ１およびＲ
２で分圧し、その接続点からコレクタが電源端子１に接
続された第一のトランジスタＱ１のベースに基準電圧を
供給している。このトランジスタＱ＋のエミッタは抵抗
Ｒ４を介して接地されている。一方、ダイオード接続さ
れた第二、第三のトランジスタＱ２．Ｑ３および抵抗Ｒ
３の直列回路は電源端子１と同じくダイオード接続され
た第四のトランジスタＱ４のベース・コレクタ共通接続
点とに接続されている。また、第四のトランジスタＱ４
のエミッタは第一のトランジスタＱ１のエミッタと同様
に抵抗Ｒ４を介して接地されている。更に、エミッタフ
ォロワ接続される第五のトランジスタＱ５のベースは抵
抗Ｒ３と第二のトランジスタＱ２のベース・コレクタと
の共通接続点よりバイアス電位が与えられ、そのエミッ
タは抵抗Ｒ５を介して第六のトランジスタＱ６のコレク
タ・ベース共通接続点に接続されている。
電位）１に印加される電源電圧を直列抵抗Ｒ１およびＲ
２で分圧し、その接続点からコレクタが電源端子１に接
続された第一のトランジスタＱ１のベースに基準電圧を
供給している。このトランジスタＱ＋のエミッタは抵抗
Ｒ４を介して接地されている。一方、ダイオード接続さ
れた第二、第三のトランジスタＱ２．Ｑ３および抵抗Ｒ
３の直列回路は電源端子１と同じくダイオード接続され
た第四のトランジスタＱ４のベース・コレクタ共通接続
点とに接続されている。また、第四のトランジスタＱ４
のエミッタは第一のトランジスタＱ１のエミッタと同様
に抵抗Ｒ４を介して接地されている。更に、エミッタフ
ォロワ接続される第五のトランジスタＱ５のベースは抵
抗Ｒ３と第二のトランジスタＱ２のベース・コレクタと
の共通接続点よりバイアス電位が与えられ、そのエミッ
タは抵抗Ｒ５を介して第六のトランジスタＱ６のコレク
タ・ベース共通接続点に接続されている。
尚、第六のトランジスタＱ６と第九のトランジスタＱ９
および抵抗Ｒ６とＲ８で構成されるカレントミラー回路
、入力端子３および４にそれぞれベースが接続される第
七および第へのトランジスタＱ７とＱ８および抵抗Ｒ，
とで構成される差動増幅回路、あるいは前記カレントミ
ラー回路の一部を構成するトランジスタＱ９より定電流
を供給することについては、第２図で説明した従来例と
同様である。
および抵抗Ｒ６とＲ８で構成されるカレントミラー回路
、入力端子３および４にそれぞれベースが接続される第
七および第へのトランジスタＱ７とＱ８および抵抗Ｒ，
とで構成される差動増幅回路、あるいは前記カレントミ
ラー回路の一部を構成するトランジスタＱ９より定電流
を供給することについては、第２図で説明した従来例と
同様である。
次に、上述したバイアス回路において、入力端子３．４
に入力の無い無信号時の差動増幅回路の出力端子２に表
われる直流出力電圧■ｏを求める。
に入力の無い無信号時の差動増幅回路の出力端子２に表
われる直流出力電圧■ｏを求める。
まず、前述した第五のトランジスタＱ５のベースバイア
ス電位ＶＢ５は、 ＋ Ｖ ｎＥ（ｏｓｒ＋ ＶＢ＋！（Ｑ２１ −
（５）となる、ここで、ｌ・ランジスタＱｌ〜Ｑ４に等
しい電流が流れるように抵抗Ｒ５およびＲ４を設定し、
トランジスタＱ１〜Ｑ、の形状およびエミッタ面積が等
しいとすると、ＶＢＥｉＱ口＝ＶＢＥｌ（９２１＝Ｖ
ＢＥ（Ｑ３１−Ｖ ＢＥ＋Ｑ４１＝Ｖ ＢＥとなり、上
述した（５）式の■Ｂ５は、 次に、カレントミラー回路の一部を構成する第六のトラ
ンジスタＱ６を流れる電流１．は、Ｒ，＋Ｒ６ ・・・（７） となる。
ス電位ＶＢ５は、 ＋ Ｖ ｎＥ（ｏｓｒ＋ ＶＢ＋！（Ｑ２１ −
（５）となる、ここで、ｌ・ランジスタＱｌ〜Ｑ４に等
しい電流が流れるように抵抗Ｒ５およびＲ４を設定し、
トランジスタＱ１〜Ｑ、の形状およびエミッタ面積が等
しいとすると、ＶＢＥｉＱ口＝ＶＢＥｌ（９２１＝Ｖ
ＢＥ（Ｑ３１−Ｖ ＢＥ＋Ｑ４１＝Ｖ ＢＥとなり、上
述した（５）式の■Ｂ５は、 次に、カレントミラー回路の一部を構成する第六のトラ
ンジスタＱ６を流れる電流１．は、Ｒ，＋Ｒ６ ・・・（７） となる。
ここで、トランジスタＱ１〜Ｑ４とトランジスタＱ５
、Ｑａの形状およびエミッタ面積が等しく且つトランジ
スタＱ１〜Ｑ４のコレクタ電流とトランジスタＱ５ 、
Ｑ６のコレクタ電流が等しくなるように抵抗Ｒ５および
Ｒ６を設定すれば、ＶＢＥ（０５１”ＶＢＥｉＱ６）＝
ＶＢＩＩとなる。従って、上述した（７）式は、 Ｋ、 ±Ｉ−ｃ６ で与えられる。
、Ｑａの形状およびエミッタ面積が等しく且つトランジ
スタＱ１〜Ｑ４のコレクタ電流とトランジスタＱ５ 、
Ｑ６のコレクタ電流が等しくなるように抵抗Ｒ５および
Ｒ６を設定すれば、ＶＢＥ（０５１”ＶＢＥｉＱ６）＝
ＶＢＩＩとなる。従って、上述した（７）式は、 Ｋ、 ±Ｉ−ｃ６ で与えられる。
・・・（♂）
で表わされる。
一方、抵抗Ｒ６およびＲ８が等しく、且つトランジスタ
Ｑ６およびＱ９の形状およびエミッタ面積が等しいとす
ると、トランジスタＱ９に流れる電流工、は、 １、＝１． ・・・（９） となる。
Ｑ６およびＱ９の形状およびエミッタ面積が等しいとす
ると、トランジスタＱ９に流れる電流工、は、 １、＝１． ・・・（９） となる。
ここで、差動増幅器が入力無信号で平衡状態にあるとす
ると、トランジスタＱ８に流れる電流工２は、 １、＝−Ｉ ｌ ・・・（ｌＯ）となり、
従って出力端子２の直流出力電圧ｖ。
ると、トランジスタＱ８に流れる電流工２は、 １、＝−Ｉ ｌ ・・・（ｌＯ）となり、
従って出力端子２の直流出力電圧ｖ。
は、
ＶＯ＝＝Ｖｃｃ Ｒ７Ｘ Ｉ ２ ＝Ｖｃｃ
Ｉ １ Ｘ Ｒ７＝■ｃｃ−−ＸＲ７ ・・・（１１） となる。
Ｉ １ Ｘ Ｒ７＝■ｃｃ−−ＸＲ７ ・・・（１１） となる。
以上説明した抵抗Ｒ，，Ｒ２，Ｒ，，Ｒ６゜Ｒ７を同一
構造とすれば、同一の温度係数を有しその比は一定とな
る。従って、上述した（１１）式は温度係数を持たない
ことになり、その結果温度変動に対して安定した直流出
力電圧が得られる。
構造とすれば、同一の温度係数を有しその比は一定とな
る。従って、上述した（１１）式は温度係数を持たない
ことになり、その結果温度変動に対して安定した直流出
力電圧が得られる。
以上説明したように、本発明のバイアス回路はＰＮ接合
素子とエミッタフォロアトランジスタを付加することに
より、カレントミラー回路を形成するトランジスタのベ
ース・エミッタ間順方向バイアス電圧の温度特性を補償
することができ、温度変動に対して安定した直流出力電
圧を得られるという効果がある。
素子とエミッタフォロアトランジスタを付加することに
より、カレントミラー回路を形成するトランジスタのベ
ース・エミッタ間順方向バイアス電圧の温度特性を補償
することができ、温度変動に対して安定した直流出力電
圧を得られるという効果がある。
第１図は本発明の一実施例を示す差動増幅器のバイアス
回路図、第２図は従来の一例を示す差動増幅器のバイア
ス回路図である。 １・・・電源端子、２・・・出力端子、３．４・・・入
力端子、Ｑ１〜Ｑ９・・・トランジスタ、Ｒ，〜Ｒ８・
・・抵抗。 ！＠謀茅汗 代理人 弁理士 内 原 晋 声 １ 図 声 ２ 図
回路図、第２図は従来の一例を示す差動増幅器のバイア
ス回路図である。 １・・・電源端子、２・・・出力端子、３．４・・・入
力端子、Ｑ１〜Ｑ９・・・トランジスタ、Ｒ，〜Ｒ８・
・・抵抗。 ！＠謀茅汗 代理人 弁理士 内 原 晋 声 １ 図 声 ２ 図
Claims (1)
- トランジスタおよび抵抗により構成し第一の基準電源お
よび第二の基準電源間に接続されるカレントミラー回路
にバイアス電流を供給するバイアス回路において、前記
第一の基準電源と第二の基準電源間に直列接続された第
一および第二の抵抗と、前記第一および第二の抵抗の共
通接続点にベースが接続され且つコレクタが前記第一の
基準電源に接続された第一のトランジスタと、一端が前
記第一の基準電源に接続された第三の抵抗と、前記第三
の抵抗の他端と前記第一のトランジスタのエミッタとの
間に直列に且つそれぞれがダイオード接続された第二、
第三および第四のトランジスタと、前記第一および第四
のトランジスタのエミッタと前記第二の基準電源との間
に接続された第四の抵抗と、前記第三の抵抗および第二
のトランジスタの接続点にベースが接続され且つコレク
タが前記第一の基準電源に接続された第五のトランジス
タと、前記第五のトランジスタのエミッタに接続する第
五の抵抗とを有し、前記第五の抵抗を介して前記カレン
トミラー回路にバイアス電流を供給することを特徴とす
るバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097927A JPH02274108A (ja) | 1989-04-17 | 1989-04-17 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1097927A JPH02274108A (ja) | 1989-04-17 | 1989-04-17 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274108A true JPH02274108A (ja) | 1990-11-08 |
Family
ID=14205313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1097927A Pending JPH02274108A (ja) | 1989-04-17 | 1989-04-17 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274108A (ja) |
-
1989
- 1989-04-17 JP JP1097927A patent/JPH02274108A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH069326B2 (ja) | カレントミラー回路 | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| JPS6154286B2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPH02274108A (ja) | バイアス回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| US4356455A (en) | Amplifier | |
| JPH0332094Y2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JPS643371B2 (ja) | ||
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6325769Y2 (ja) | ||
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0332096Y2 (ja) | ||
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6224973Y2 (ja) |