JPH02275413A - マトリクス型表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明はマトリクス型表示装置の製造方法、特に薄１
］１１１−ランジスタアレイ基板の製造方法に関するも
のである。

［従来の技術］ 従来のマトリクス型表示装置は、一般的に基板上に複数
のゲート電極配線と複数のソース電極配線とを交差させ
、各々のゲート電極配線とソース電極配線との交点にス
イッチング素子を設けて構成されている。第３図はこの
１例を示しており、図においてｂ１〜ｂフはゲート電極
配線、３１〜ａ５はソース電極配線であり、ｃ　１．　
ｃ　２．・・・は各々の電極配線の交点に接続されたス
イッチング素子である。これを少なくとも一方の基板上
に構成し、透明電極を有する対向基板との間に液晶等の
表示り料を挟持させる二とにより、液晶表示装置を構成
している。

スイッチング素子Ｃ１，Ｃ２，・・・として、少なくと
も１ケの；ｉＪ膜トランジスタ（以下、ＴＰＴと略す）
等の非線形特性を有する能動素子を用いた場合、第３図
に示すように各電極配線が互いに独立しているため、Ｔ
ＰＴ及びＴＰＴのドレイン電極に接続された透明表示電
極、及び上記配線からなるＴＦＴアレイ基板は静電気に
よる絶縁破壊等を引き起こしやすい。

このため、従来においては静電気による素子破壊の対策
として、各電極配線間を短絡することによ１１、各電極
配線を同電位に保ち、ＴＦＴアレイ基板が静電気にさら
されても影響を受けないような構造がとられていた。

第２図は例えば特開昭５８−１１６５７３号公報に示さ
れた従来のゲート電極配線及びソース電極配線を短絡す
る方法を示すＴＦＴアレイ基板の構成例を示したもので
ある。図において、ａ１〜ａ６はソース電極配線、ｂＩ
Ｎｂ５はゲート電極配線であって、Ｃｌ＋　Ｃ２，・・
・は各電極配線の交差点に設けたスイッチング素子であ
る。ここで、ソースａｉ配ｍａ〜ａ６は全て端子部にお
いて、図中のＡ及びＤのように短絡されており、またゲ
ート電極配線　ｂ。

〜ｂ、は全での端子部において、図中のＢ及びＣにより
短絡されている。さらに短絡された端子間は図中、波線
で示されたようにＡ−８間はＥ、　　Ａ−６間はＦ、Ｂ
−Ｄ間はＨ，Ｃ−Ｄ間はＧでそれぞれ接続すると、すべ
ての電極配線は短絡状態になるので、ＴＦＴアレイ基板
が静電気にさらされても、ＴＦＴアレイ基板内はいたる
ところで同電位であるので、スイッチング素子Ｃ＋＋Ｃ
２−・・・は静電気により破壊されることはない。

［発明が解決しようとする課題］ 従来のマトリクス型表示装置では以上のような方法によ
り、基板のハンドリング等の比較的低電圧あるいは除電
しやすい工程における静電気に対してはスイッチング素
子等の保護効果があったが、液晶デイスプレィ組立て工
程中の、液晶配向膜をラビング布で表面をこする事によ
り液晶を配向可能にするラビング処理工程のように、時
として数千ボルト以上もの高電圧静電気が発生する工程
においては、短絡線が設置されている場合等においても
絶縁物であるラビング布と金属表面の露出している基板
配線端子等が近接するとき、相互間で高電圧で電圧持続
時間の短いパルスコロナ放電が発生しやすく、このよう
な放電サージが配線端子等に印加された場合、各電極配
線を短絡させる短絡配線を用いていても、表示用スイッ
チング素子の素子特性劣化や電極配線間短絡等の静電気
障害が発生しやすい等の問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、ラビング処理工程においてパルスコロナ放電
や放電サージが配線端子等に印加され難いような構成に
することにより、表示画面内のスイッチング素子等の静
電気障害を回避することが出来るマトリクス型表示装置
の製造方法を１厚ることを目的とする。

［課題を解決するための手段］ この発明に係るマトリクス表示装置の製造方法は、ＴＦ
Ｔアレイ基板上のゲート電融配線及びソス電斯配線の各
端子部分上を、絶縁性の膜で覆ノてラビング処理を行な
うようにしたものである。

「作用」 この発明においては、マＩ・リクス配凍の金属部分を絶
縁性の膜で覆い、ラビング処理をすることにより、ラビ
ング布とＴＦＴアレイ基板の摩擦により発生した静電気
の、マトリクス配線とラビング布間での放電を防止し、
スイッチング素子の劣化を防止する。

［実施例コ 以下、この発明の一実施例によるマトリクス型表示装置
の製造方法を図について説明する。

第１図はこの発明の一実施例に係わるマＩ・リクス型表
示装置のＴＦＴアレイ基板の構成例を示した図であり、
　ａ１〜ａ５はソース電極配線、ｂ、〜ｂ３はゲート電
極配線であって、ＣＩ、Ｃ２，Ｉ・・は各電極配線の交
差点に設けたＴＰＴ等のスイッチング素子、ｄ　、、　
ｄ　２．・・・は外部駆動回路との接続用端子、り１）
はガラス等の透明絶縁性基板、（２〉は液晶配向処理用
のラビング布、（３）は絶縁比の膜である１゜ 次にその製造方法について説明する。

ＴＦＴアレイ基板は、ガラス等の透明絶縁性基板（１〉
上にまずＣｒ等をスパッタ法等を用いて成模し、フォト
リソグラフィー法等を用いてゲート重重配線を形成する
。次に、ゲート絶縁膜として５ｉ３Ｎｎ等をＰ−ＣＶＤ
法等を用いて成膜し、ひきつづきａ　　Ｓ＋等の半導体
膜を成膜しホトリソグラフィー法等を用いてゲート絶縁
膜および半導体層を所望の形状に形成する、次にＡＩ等
をスパッタ法などを用いて成膜し、フ第１・リソグラフ
ィー法等を用いてソース電極配線及び、　ドレイン電極
が形成される。次に酸化インジウム・スズ（ＩＴｏ）等
をスパッタ法等を用いて成膜し、フォトリソグラフィー
法等を用いて透明表示電極を形成する。そして最後に５
ｉｘＮ４等をＰ−ＣＶＤ法等を用いて成膜し、ＴＦＴア
レイ基板が製造される。

なお、このＳｉ３Ｎ４の膜はゲート電極配線及びソース
電極配線の外部回路との接続用端子部分を除く基板全面
に基板保護膜として形成される。次に、上記のＴＦＴア
レイ基板の表示領域全面にポリイミド等の液晶配向膜を
形成し、液晶を配向させる２１７）ラビング処理を施す
が、このラビング処理工程においてゲート電極配線及び
ソース電極配線の、外部回路との接続用端子部分を、絶
縁性の膜、例えばポリイミドテープ等で覆って、各電極
配線端子の金属表面の露出を無くして、ラビング処理ヲ
行なうことにより、ラビング処理時のラビング布と外部
回路との接続用端子間での、コロナ放電や高パルス電圧
の各電極配線への印加を低減することが可能となり、Ｔ
ＦＴアレイ基板のスイッチング素子破壊や、ゲート・ソ
ース配線間短絡といった静電気障害が防止される。

［発明の効果］ 以上のように、この発明によれば、ゲート電極配線、及
びソース電極配線の、外部回路と接続する端子部分を、
絶縁性の膜で葭ってラビング処理を行なうようにしたの
で、簡単にＴＦＴアレイ基板の静電気障害による歩留ま
りの大幅な低下を防止でき、製造ゴス１−低減効果及び
信頼性を高める効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わるＴ　Ｆ　Ｔアレイ
基板の構成を説明する説明図、並びに第２図及び第３図
は従来の７１−リクス型表示装置を示す構成図である。 図において、（１）は透明絶縁性基板、（２）はラビン
グ布、〈３）は絶縁性の膜、　ａ１〜ａ、はソース電極
配線、ｂ、〜ｂ３はゲーＩ・電極配線、ｃｌ、ｃ２・・
はスイッチング素子、ｄ、、ｄ２．・・・は外部回路と
の接続用端子である。 なお、図中、同一符号は同一または相当部分をネオ。

Claims (1)

【特許請求の範囲】
1. 　透明絶縁基板上に、複数のゲート電極配線、及びこれ
   らゲート電極配線と交差する複数のソース電極配線を形
   成し、上記ゲート電極配線と上記ソース電極配線との交
   差点に非線形特性を有する能動素子を接続し、上記能動
   素子のドレイン電極に透明電極を接続して構成された薄
   膜トランジスタアレイ基板にラビング処理工程を施し、
   この薄膜トランジスタアレイ基板と、透明電極が形成さ
   れた対向基板との間に表示材料を介在させて製造される
   マトリクス型表示装置において、上記ラビング処理行程
   は、上記ゲート電極配線、及び上記ソース電極配線の、
   外部回路と接続する端子部分を、絶縁性の膜で覆ってラ
   ビング処理を行なうようにしたことを特徴とするマトリ
   クス型表示装置の製造方法。