JPH0227647Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案はPCM（Pulse Code Modulation；パ
ルス符号変調）されたデイジタル信号のデータが
正しい（OK）が誤り（NG）かを判断して処理
するデータ判断回路に関する。

（従来の技術及びその課題） 一般にPCMによつてアナログ信号からデイジ
タル信号に変換されたPCMデータが、例えば、
磁気テープに記録された音楽信号のような冗長性
のあるデータ（データに情報ビツト以外に誤り訂
正ビツトなどの余分なビツトを有するもの）であ
り、このデータを復調する場合、磁気テープに付
いたゴミや磁性体の欠陥、あるいは、データ処理
過程における何らかの原因（符号間の干渉、雑音
など）によつてデータに誤り（エラー）が生じる
ことがある。

このような、データのエラーに対しては、ミユ
ート回路によつて、そのエラーデータの伝送を中
断（ミユート）してエラーデータを常にゼロとし
てしまい正しいデータのみを伝送するようにしな
ければならない。

ところで、上記したデータエラーのうち時々発
生する単発及び短時間のデータエラーに対して、
その度にデータをミユートしてしまうと、復調し
たデータが元の変調前のデータと全く異なつたり
する等の重大な問題を生じることがある。従つ
て、連続して発生するデータのエラーに対しての
みミユート回路を動作させてデータをミユートす
る必要がある。

また、上記した時々発生する単発及び短時間の
データエラーについては、データの前置補間（エ
ラーデータをその直前のデータで置換する方法）
や中間値補間（エラーデータをその前後のデータ
の平均値で置換する方法）などの方法でデータの
補正処理をして、エラー補正を行なうことが可能
である。特に音楽信号をアナログ／デイジタル変
換したデータは、各サンプル間で相関性が高いの
で、上記の前置補間や中間値補間などによるエラ
ー補正が有効である。

また、連続して発生するエラーデータに対して
は、これらのエラーデータを補間するのは困難で
あり、元の信号に対して著しく食い違いが出る可
能性が高い為、データ伝送を中断（ミユート）し
なければならない。

従つて、特に音楽信号などのように各サンプル
間で相関性が高い入力データでは、単発及び短時
間のデータエラーが時々発生する場合には、デー
タをミユートする必要はなく、データの前置補間
や中間値補間などの方法でエラーを補正すれば十
分であり、逆にデータをミユートすると、上記し
たように正しい復調データが得られないなどの重
大な問題を生じることになる。

また、連続してデータのエラーが発生する場合
には、補間によつてエラー補正を行なうと、補間
データが続くことになり、データの食い違いが出
るので、この場合はデータをミユートしなければ
ならない。

このように、データが正しい（OK）か誤り
（NG）かを判断するのに、エラーデータの連続
性（連続するエラーデータか単発及び短時間のエ
ラーデータか）を判断してから、OKあるいは
NGの最終判断出力をする必要あつた。

特に、PCMデータに変換された音楽信号のデ
ータのように多少エラーデータが長く継続しても
復調エラーの影響が少なく、むしろデータの中断
によるノイズ音発生の影響の大きいデータの判断
の場合には上記したエラーデータの連続性を考慮
した判断が有効となる。

ところが、従来のデータ判断のためのデイジタ
ル積分回路は、正しいデータあるいはエラーデー
タを単に積分してデータの判断を行なつているも
のである。

また、PCMデータに変換された音楽信号を磁
気テープに記録再生する磁気記録再生装置
（PCMレコーダ）においては、再生時にテープ走
行系などの機構手段やその他の原因により発生す
るジツタ（信号の時間軸方向のゆれ）を吸収し、
データのエラーを訂正するためにメモリ｛ランダ
ム・アクセス・メモリ（RAM）｝を用いる。こ
の時、なるべく少ない容量のメモリで大きなジツ
タマージン（余裕）を取ることが望まれる。

ここで、メモリ上のデータを模式的に表現する
と、第３図のようになり、データがメモリ領域
（図中の長方形で示す範囲）の略中央に斜線で示
される位置に書き込まれると、メモリ領域の両側
｛長方形の中の斜線で示される以外の範囲（白地
部分）｝がマージン（余裕）となる。

第４図ａに示すように、データがメモリ領域の
中応位置から外れて書き込まれると、メモリ領域
の片側のマージンが少なくなつてしまうため、メ
モリ内データのアンダーフロー（下位桁溢れ）が
生じた場合、データの伝送を中断し、メモリを一
旦初期化設定（イニシヤライズ）して、第４図ｂ
に示すように、データをメモリ領域の中央に再書
き込みしてから、再びデータの伝送を開始しなけ
ればならない。また、メモリ内データのオーバー
フロー（上位桁溢れ）が生じた場合も上記と同様
にデータの伝送を中断し、イニシヤライズしてか
ら再びデータの伝送を開始しなければならない。

従つて、データがOKとなつても、メモリのど
この位置に書き込んだかわからないため、メモリ
を一旦イニシヤライズした方が安全である。

ところが、イニシヤライズによつてメモリ領域
の中央位置に書き込まれると、データは一旦NG
となり、データの伝送を中断しなければならな
い。そして、やがて定常状態となり、データOK
となつてデータ伝送が可能な状態となる。

このように、メモリをイニシヤライズする動作
に入ると、データが伝送されない状態が続くこと
になり、定常状態になつてデータを伝送するまで
のタイミングが遅延するといつた問題点があつ
た。

そこで、本考案は上記した従来の技術に鑑み、
その課題を解決したデータ判断回路を提供するこ
とを目的とする。

（課題を解決するための手段） 本考案は上記の目的を達成するために、Ａ−Ｎ
（Ａは最大カウント値、Ｎは自然数）にプリセツ
トされ、Ｎ進のカウンタとされ、データのエラー
を示すエラーフラグが供給される間のみ、データ
単位に対応したワードクロツクの数をカウントし
てカウント値が前記最大カウント値Ａになるとキ
ヤリーを出力し、エラーフラグが供給されなくな
るとキヤリー出力を停止するNGカウンタ１と、
Ｂ−M1（Ｂは最大カウント値、M1は自然数、但
し、M1＞Ｎ）にプリセツトされ、M1進のカウン
タとされ、前記NGカウンタからのキヤリー出力
が停止している間のみ、前記ワードクロツクの数
をカウントしてカウント値が前記最大カウント値
Ｂになるとキヤリーを出力し、前記NGカウンタ
からキヤリー出力が供給されるとキヤリー出力を
停止する第１の判断カウンタ２と、Ｃ−M2（Ｃは
最大カウント値、M2は自然数、但し、M2＞M1）
にプリセツトされ、M2進のカウンタとされ、前
記NGカウンタからのキヤリー出力が停止してい
る間のみ、前記ワードクロツクの数をカウントし
てカウント値が前記最大カウント値Ｃになるとキ
ヤリーを出力し、このキヤリー出力により前記
NGカウンタに既設定値より小さなプリセツト値
を設定させ、前記NGカウンタからキヤリー出力
が供給されるとキヤリー出力を停止する第２の判
断カウンタ４と、Ｄ−Ｌ（Ｄは最大カウント値、
Ｌは自然数、但し、M1＞Ｌ）にプリセツトされ、
Ｌ進のカウンタとされ、前記NGカウンタからの
キヤリー出力が停止している間のみ、前記ワード
クロツクの数をカウントしてカウント値が前記最
大カウント値Ｄになるとキヤリーを出力し、前記
NGカウンタからキヤリー出力が供給されるとキ
ヤリー出力を停止する初期化設定パルス生成用カ
ウンタ３とよりなり、前記第１の判断カウンタの
キヤリー出力と前記第２の判断カウンタのキヤリ
ー出力とのナンド出力をデータが正しいか誤りか
の最終判断結果として出力すると共に、前記第１
の判断カウンタのキヤリー出力と前記初期化設定
パルス生成用カウンタのキヤリー出力との排他的
論理和出力を初期化設定パルスとして出力するこ
とを特徴とするデータ判断回路を提供するもので
ある。

（実施例） 本考案になるデータ判断回路の一実施例につい
て、以下に図面と共に説明する。

第１図は本考案になるデータ判断回路の一実施
例の回路を示す図、第２図は第１図の回路の各点
における信号の変化を示すタイムチヤートであ
る。

第１図において、NGカウンタ１は、Ａ−Ｎ
（Ａは最大カウント値、Ｎは自然数）にプリセツ
トされ、Ｎ進のカウンタとされ、ロード入力端子
LDにデータのエラーを示すエラーフラグ｛第２
図ｂの波形（データ時はＨレベル、OK時はＬレ
ベル）｝が供給され、クロツク端子CKにデータ単
位に対応したワードクロツク｛第２図ａの波形｝
が供給され、ワードクロツクの数をカウントして
カウント値が最大カウント値Ａになるとキヤリー
出力端子CAよりキヤリー｛第２図ｃの波形｝を
出力する。

NGカウンタ１のキヤリー出力端子CAは、イ
ンバータ６を介してNGカウンタ１のイネーブル
端子EN及び第１，第２，第３のOKカウンタ２，
３，４の各ロード入力端子LDにそれぞれ接続さ
れる。なお、イネーブル端子ENへの入力状態に
よつて、カウンタは動作したり、停止したりす
る。

第１のOKカウンタ２は、Ｂ−M1（Ｂは最大カ
ウント値、M1は自然数、但し、M1＞Ｎ）にプリ
セツトされ、M1進のカウンタとされ、ロード入
力端子LDにNGカウンタ１から出力されたキヤ
リー｛ｃ｝の反転信号｛第２図ｄの波形｝が供給
され、クロツク端子CKにワードクロツク｛ａ｝
が供給され、ワードクロツクの数をカウントして
カウント値が最大カウント値Ｂになるとキヤリー
出力端子CAよりキヤリー｛第２図ｅの波形｝を
出力する。

第１のOKカウンタ２のキヤリー出力端子CA
は、ナンド回路７の一方の入力端子に接続される
一方、インバータ８を介してアンド回路９の一方
の入力端子及びエクスクルーシブ・オア回路（排
他的論理和回路）５の一方の入力端子にそれぞれ
接続される。更にアンド回路９の出力端子は、第
１のOKカウンタ２のイネーブル端子ENに接続
される。

第３のOKカウンタ４は、Ｃ−M2（Ｃは最大カ
ウント値、M2は自然数、但し、M2＞M1）にプ
リセツトされ、M2進のカウンタとされ、ロード
入力端子LDにNGカウンタ１から出力されたキ
ヤリー｛ｃ｝の反転信号｛ｄ｝が供給され、クロ
ツク端子CKにワードクロツク｛ａ｝が供給され、
ワードクロツクの数をカウントしてカウント値が
最大カウント値Ｃになるとキヤリー出力端子CA
よりキヤリー｛第２図ｇの波形｝を出力する。

第３のOKカウンタ４のキヤリー出力端子CA
は、ナンド回路７の他方の入力端子に接続される
一方、インバータ１１を介してアンド回路９の他
方の入力端子に接続される。更にナンド回路７の
出力端子は、第３のOKカウンタ４のイネーブル
端子EN及びNGカウンタ１のプリセツト入力端
子にそれぞれ接続される。

そして、ナンド回路７の出力端子からはデータ
がOKであるかNGであるかが判断された最終判
断出力結果｛第２図ｈの波形；NG時はＨレベ
ル，OK時はＬレベル｝が出力される。

第２のOKカウンタ３（イニシヤライズパルス
生成用カウンタ）は、Ｄ−Ｌ（Ｄは最大カウント
値、Ｌは自然数、但し、M1＞Ｌ）にプリセツト
され、Ｌ進のカウンタとされ、ロード入力端子
LDにNGカウンタ１から出力されたキヤリー
｛ｃ｝の反転信号｛ｄ｝が供給され、クロツク端
子CKにワードクロツク｛ａ｝が供給され、ワー
ドクロツクの数をカウントしてカウント値が最大
カウント値Ｄになるとキヤリー出力端子CAより
キヤリー｛第２図ｆの波形｝を出力する。

第２のOKカウンタ３のキヤリー出力端子CA
は、インバータ１０を介して第２のOKカウンタ
３のイネーブル端子EN及びエクスクルーシブ・
オア回路５の他方の入力端子にそれぞれ接続され
る。

そして、エクスクルーシブ・オア回路５の出力
端子からはイニシヤライズ・パルス（初期化設定
パルス）｛第２図ｉの波形｝が出力される。

上記した構成の本考案回路において、以下その
動作を説明する。

第２図のタイムチヤートに示す電源オン時の場
合、電源オン直後のワードクロツク｛第２図ａの
波形｝の最初の立上がりで、NGカウンタ１にロ
ードがかかり、プリセツト値Ａ−Ｎが読み込まれ
る［NGカウンタ１のロード］。

NGカウンタ１のロード入力端子LDにエラー
フラグ（Ｈレベル）｛第２図ｂの波形｝が供給さ
れ、ロード入力端子LDがＨレベルになると、こ
のＨレベルの間、NGカウンタ１はエラーデータ
数に相当するワードクロツクの数をカウントし、
この電源オン時のようにエラーフラグ（Ｈレベ
ル）が長く継続し（エラーの発生が続き）、ワー
ドクロツクのカウント値が最大カウント値Ａにな
るとキヤリー出力端子CAよりキヤリー｛第２図
ｃの波形｝を出力し、同時に、カウントを停止す
る。そして、このキヤリー｛ｃ｝（Ｈレベル）は、
エラーフラグ｛ａ｝が供給されなくなり（Ｌレベ
ル）、NGカウンタ１のロード入力端子LDがＬレ
ベルになるまで保持される。

なお、エラーフラグ（Ｈレベル）が短く、ワー
ドクロツクのカウント値が最大カウント値Ａにな
る以前にロード入力端子LDがＬレベルとなつた
時（エラーの発生が無くなつた時）は、キヤリー
は出力されない。

NGカウンタ１のロード入力端子LDにエラー
フラグが供給されなくなり（Ｌレベル）、ロード
入力端子LDがＬレベルになると、次のワードク
ロツクの立上がりで、キヤリー出力｛ｃ｝が停止
し（Ｌレベルになり）、NGカウンタ１にロード
がかかり、プリセツト値Ａ−Ｎが読み込まれる
［NGカウンタ１のロード］。この状態で、前記し
たようにエラーフラグ（Ｈレベル）が供給される
と、ワードクロツクの数をカウント開始する。

NGカウンタ１のキヤリー出力｛ｃ｝は、イン
バータ６で反転され、｛第２図ｄの波形｝、NGカ
ウンタ１のイネーブル端子EN及び第１，第２，
第３のOKカウンタ２，３，４の各ロード入力端
子LDにそれぞれ供給される。

NGカウンタ１のキヤリー出力｛ｃ｝の反転信
号｛ｄ｝がＬレベルとなり、第１のOKカウンタ
２のロード入力端子LDがＬレベルになると、第
１のOKカウンタ２にロードがかかり、プリセツ
ト値Ｂ−M1が読み込まれる［第１のOKカウン
タ２のロード］。

また同様に、NGカウンタ１のキヤリー出力
｛ｃ｝の反転信号｛ｄ｝がＬレベルとなり、第２
のOKカウンタ３及び第３のOKカウンタ４の各
ロード入力端子LDがそれぞれＬレベルになると、
第２のOKカウンタ３及び第３のOKカウンタ４
にそれぞれロードがかかり、それぞれプリセツト
値Ｄ−Ｌ、Ｃ−M2が読み込まれる［第２のOK
カウンタ３及び第３のOKカウンタ４のロード］。

NGカウンタ１のキヤリー出力｛ｃ｝が停正し
（Ｌレベルになり）、その反転信号｛ｄ｝がＨレベ
ルになると、このＨレベルの間、第１のOKカウ
ンタ２はワードクロツクの数をカウントし、ワー
ドクロツクのカウント値が最大カウント値Ｂにな
るとキヤリー出力端子CAよりキヤリー｛第２図
ｅの波形｝を出力し、同時に、カウントを停止す
る。そして、このキヤリー｛ｅ｝（Ｈレベル）は、
NGカウンタ１からキヤリー｛ｃ｝（Ｈレベル）
が出力され、その反転信号｛ｄ｝Ｌレベルにな
り、第１のOKカウンタ２のロード入力端子LD
がＬレベルになるまで保持される。

また上記の動作と平行して、NGカウンタ１の
キヤリー出力｛ｃ｝が停止し（Ｌレベルになり）、
その反転信号｛ｄ｝がＨレベルになると、このＨ
レベルの間、第２のOKカウンタ３及び第３の
OKカウンタ４は、それぞれワードクロツクの数
をカウントし、ワードクロツクのカウント値それ
ぞれ最大カウント値Ｄ，Ｃになると各キヤリー出
力端子CAよりキヤリー｛第２図ｆ，ｇの波形｝
を出力し、同時に、カウントを停止する。そし
て、このキヤリー｛ｆ，ｇ｝（Ｈレベル）は、
NGカウンタ１からキヤリー｛ｃ｝（Ｈレベル）
が出力され、その反転信号｛ｄ｝がＬレベルにな
り、第２のOKカウンタ３及び第３のOKカウン
タ４の各ロード入力端子LDがそれぞれＬレベル
になるまで保持される。

第１のOKカウンタ２のキヤリー出力｛ｅ｝は
ナンド回路７の一方の入力端子に供給され、第３
のOKカウンタ４のキヤリー出力｛ｇ｝はナンド
回路７の他方の入力端子に供給される。第１の
OKカウンタ２のキヤリー｛ｅ｝と第３のOKカ
ウンタ４のキヤリー｛ｇ｝が両方とも出力された
（Ｈレベルとなつた）時に、ナンド回路７の出力
｛ｈ｝は、Ｌレベル（データOKと判断）となり、
それまではＨレベル（データNGと判断）とな
る。

そして、このナンド回路７の出力｛ｈ｝は、第
３のOKカウンタ４のイネーブル端子ENに供給
される一方、NGカウンタ１のプリセツト入力端
子に帰還供給され、この帰還入力の時［ナンド回
路７の出力｛ｈ｝がＨレベル（NG時）からＬレ
ベル（OK時）になつた時］にNGカウンタ１に
新たなプリセツト値が設定される。例えば、図示
しないデータセレクタのセレクト端子にセレクト
信号として帰還入力させ、新たなプリセツト値が
設定される。

更に、ナンド回路７の出力｛ｈ｝は、データが
OKであるかNGであるかを判断した最終判断出
力結果｛第２図ｈの波形；NG時はＨレベル，
OK時はＬレベル｝となる。

なお、上記のデータOK／NGの最終判断出力
結果であるナンド回路７の出力｛ｈ｝がＨレベル
のNG時は、ミユート回路（図示せず）を動作さ
せてデータの伝送を中断（ミユート）し、一方、
ＬレベルのOK時は、ミユート回路（図示せず）
を動作させずデータの伝送を行なうようにする。

ナンド回路７の出力｛ｈ｝をNGカウンタ１の
プリセツト入力端子に帰還入力する時（即ち、
NG時からOK時になつと時）にNGカウンタ１の
新たなプリセツト値を設定する際に、NGカウン
タ１のプリセツト値を初期プリセツト値よりも小
さく設定するようにする。

これにより、このOKと判断されている時（ナ
ンド回路７の出力｛ｈ｝がＬレベルの時）に多少
エラーフラグ（Ｈレベル）が長く継続しても（即
ち、エラーの発生が続いても）、プリセツト値が
小さくなつた分だけワードクロツクのカウント値
がプリセツト値になるまでの期間が長くなるの
で、NGカウンタ１からキヤリーが出力されにく
くなり、よつて、NGからOKと判断されるまで
の期間（即ち、第１のOKカウンタ２のカウント
値が最大カウント値Ｂになり、かつ、第３のOK
カウンタ４のカウント値が最大カウント値Ｃにな
るまでの期間）に対してOKからNGと判断され
るまでの期間が、NGからOKになる度に、NGカ
ウンタ１のプリセツト値が小さく設定されるの
で、多少エラーフラグ（Ｈレベル）が長く継続し
てもOKの判断のままその状態が保持される期間
が長くなり、もつて、OK→NGの過程に対する
NG→OKのヒステリシス特性を持たせることが
できる。

ここで、第１のOKカウンタ２のプリセツト値
Ｂ−M1と第２のOKカウンタ３のプリセツト値
Ｄ−Ｌとが、最大カウント値Ｂ＝Ｄとして、M1
＞Ｌの関係（第２図の場合、１ワードクロツク分
の違い）なので、第１のOKカウンタ２のキヤリ
ー出力｛ｅ｝に対して第２のOKカウンタ３のキ
ヤリー出力｛ｆ｝が１ワードクロツク分だけ早く
出力される（Ｈレベルとなる）。

すなわち、後述するイニシヤライズ・パルスを
生成する目的で、最大カウント値Ｂ＝Ｄとして、
第２のOKカウンタ３のプリセツト値Ｄ−Ｌを第
１のOKカウンタ２のプリセツト値Ｂ−M1より
小さくして（第２図の場合、１ワードクロツク分
だけ小さくして）、第２のOKカウンタ３を第１
のOKカウンタ２と平行して動作させておけば、
第１のOKカウンタ２よりも早く（換言すれば、
時刻をずらして）キヤリーを出力させることがで
きる。

このことに関連して、第１のOKカウンタ２の
キヤリー出力｛ｅ｝がインバータ８を介して反転
されてエクスクルーシブ・オア回路５の一方の入
力端子に供給され、第２のOKカウンタ３のキヤ
リー出力｛ｆ｝がインバータ１０を介して反転さ
れてエクスクルーシブ・オア回路５の他方の入力
端子に供給されるので、エクスクルーシブ・オア
回路５の出力端子からはイニシヤライズ・パルス
（初期化設定パルス）｛第２図ｉの波形｝が出力さ
れる。

このことより、エラーフラグが供給されなくな
り（即ち、エラーの発生が無くなり）、NGカウ
ンタ１のキヤリー出力｛ｃ｝が停止し（Ｌレベル
になり）、このエラー発生の無いOK状態が長く
継続し、第１のOKカウンタ２及び第３のOKカ
ウンタ４の両方からキヤリーが出力され、ナンド
回路７の出力｛ｈ｝がＬレベルとなり、データ
OKと判断される以前にイニシヤライズ・パルス
を生成することができる。

なお、最大カウント値Ｂ＝Ｄとして、、第２の
OKカウンタ３のプリセツト値Ｄ−Ｌは、第１の
OKカウンタ２のプリセツト値Ｂ−M1に対して
１ワードクロツク分以上の違いがあればＬ＞M1
でも良い。但し、Ｌ＞M1の場合、M2＞Ｌでない
と、上記したようにデータOKと判断される以前
にイニシヤライズ・パルスを生成することができ
なくなる。

このように、第１のOKカウンタ２（あるいは
第３のOKカウンタ４）及び第２のOKカウンタ
３のプリセツト値の違いによる各カウンタのキヤ
リー出力タイミングの時間差を利用して、エクス
クルーシブ・オア回路５の出力端子からデータ
OKと判断される以前にイニシヤライズ・パルス
（初期化設定パルス）｛ｉ｝を出力することができ
る。

そして、エラーフラグが供給されるNG状態か
らエラー発生の無いOK状態になる時（即ち、デ
ータOK／NGの最終判断出力結果であるナンド
回路７の出力｛ｈ｝がＨレベルからＬレベルにな
る時）は必ずイニシヤライズ・パルスを生成する
ことができる。

従つて、OK状態になつた時には、メモリなど
の周辺論理回路は全てイニシヤライズされた後の
状態になるので、これらの周辺回路を理想状態で
動作させることができる。

（考案の効果） 以上の如く、本考案のデータ判断回路によれ
ば、入力されたエラーのデータが継続する場合
にのみ誤り（NG）と判断して、その最終判断を
出力でき、しかも、正しい（OK）から誤り
（NG）と判断するまでのエラーデータの継続期
間を、NGからOKとなる度に長く設定するので、
多少エラーデータが長く継続してもOKの判断の
ままその状態が保持される期間が長くなり、もつ
て、OK→NGの過程に対するNG→OKのヒステ
リシス特性を持たせることができ、もつて、
PCMデータに変換された音楽信号のデータを判
断する場合に、多少エラーデータが長く継続して
も復調エラーの影響が少なく、むしろデータの中
断によるノイズ音発生の影響の大きいデータの判
断の場合に有効である。

また、本考案回路によれば、OKの最終判断
が出力される前に初期化設定パルスを出力するこ
とができ、OK状態になつた時には、メモリなど
の周辺論理回路は全て初期化設定された後の状態
になるので、これらの周辺回路を理想状態で動作
させることができ、もつて、OK状態になつてか
ら初期化設定し、一旦NGとなつて、再度OK状
態となつてからデータを伝送する場合に比べて、
データの伝送を中断している状態を短くでき、デ
ータを伝送するまでの遅延を少なくできる。

【図面の簡単な説明】

第１図は本考案になるデータ判断回路の一実施
例の回路を示す図、第２図は第１図の回路の各点
における信号の変化を示すタイムチヤート、第３
図及び第４図はメモリ上のデータを模式的に示す
図である。 １……NGカウンタ、２……第１のOKカウン
タ（第１の判断カウンタ）、３……第２のOKカ
ウンタ（初期化設定パルス生成用カウンタ）、４
……第３のOKカウンタ（第２の判断カウンタ）、
５……エクスクルーシブ・オア回路（排他的論理
和回路）、６．８，１０，１１……インバータ、
７……ナンド回路、９……アンド回路。

Claims (1)

1. 【実用新案登録請求の範囲】 Ａ−Ｎ（Ａは最大カウント値、Ｎは自然数）に
   プリセツトされ、Ｎ進のカウンタとされ、データ
   のエラーを示すエラーフラグが供給される間の
   み、データ単位に対応したワードクロツクの数を
   カウントしてカウント値が前記最大カウント値Ａ
   になるとキヤリーを出力し、エラーフラグが供給
   されなくなるとキヤリー出力を停止するNGカウ
   ンタと、 Ｂ−M1（Ｂは最大カウント値、M1は自然数、
   但し、M1＞Ｎ）にプリセツトされ、M1進のカウ
   ンタとされ、前記NGカウンタからのキヤリー出
   力が停止している間のみ、前記ワードクロツクの
   数をカウントしてカウント値が前記最大カウント
   値Ｂになるとキヤリーを出力し、前記NGカウン
   タからキヤリー出力が供給されるとキヤリー出力
   を停止する第１の判断カウンタと、 Ｃ−M2（Ｃは最大カウント値、M2は自然数、
   但し、M2＞M1）にプリセツトされ、M2進のカ
   ウンタとされ、前記NGカウンタからのキヤリー
   出力が停止している間のみ、前記ワードクロツク
   の数をカウントしてカウント値が前記最大カウン
   ト値Ｃになるとキヤリーを出力し、このキヤリー
   出力により前記NGカウンタに既設定値より小さ
   なプリセツト値を設定させ、前記NGカウンタか
   らキヤリー出力が供給されるとキヤリー出力を停
   止する第２の判断カウンタと、 Ｄ−Ｌ（Ｄは最大カウント値、Ｌは自然数、但
   し、M1＞Ｌ）にプリセツトされ、Ｌ進のカウン
   タとされ、前記NGカウンタからのキヤリー出力
   が停止している間のみ、前記ワードクロツクの数
   をカウントしてカウント値が前記最大カウント値
   Ｄになるとキヤリーを出力し、前記NGカウンタ
   からキヤリー出力が供給されるとキヤリー出力を
   停止する初期化設定パルス生成用カウンタとより
   なり、 前記第１の判断カウンタのキヤリー出力と前記
   第２の判断カウンタのキヤリー出力とのナンド出
   力をデータが正しいか誤りかの最終判断結果とし
   て出力すると共に、前記第１の判断カウンタのキ
   ヤリー出力と前記初期化設定パルス生成用カウン
   タのキヤリー出力との排他的論理和出力を初期化
   設定パルスとして出力することを特徴とするデー
   タ判断回路。