JPH03129831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03129831A JPH03129831A JP1269683A JP26968389A JPH03129831A JP H03129831 A JPH03129831 A JP H03129831A JP 1269683 A JP1269683 A JP 1269683A JP 26968389 A JP26968389 A JP 26968389A JP H03129831 A JPH03129831 A JP H03129831A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- polyimide resin
- etching
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテープキャリア用の半導体装置の製造方法に利
用され、特に、金属突起電極の製法を改善した半導体装
置の製造方法に関する。
用され、特に、金属突起電極の製法を改善した半導体装
置の製造方法に関する。
本発明は、金属メッキ膜からなる金属突起電極を有する
半導体装置の製造方法において、前記金属突起電極を電
気的に絶縁分離するために不要となった金属膜をエツチ
ング除去する際に、その上層部分をポリイミド樹脂で保
護するようにすることにより、 エツチングによる前記金属突起電極の表面の変質および
減耗を防止し、テープキャリアへの圧着の信頼性の向上
を図ったものである。
半導体装置の製造方法において、前記金属突起電極を電
気的に絶縁分離するために不要となった金属膜をエツチ
ング除去する際に、その上層部分をポリイミド樹脂で保
護するようにすることにより、 エツチングによる前記金属突起電極の表面の変質および
減耗を防止し、テープキャリアへの圧着の信頼性の向上
を図ったものである。
従来、この種の金属メッキ膜による金属突起電極を有す
るキャリアテープ用の半導体装置の製造方法は、下地配
線形成終了後に、下地配線と金属メッキ膜との密着力を
強化するための第一の金属膜、およびその上層に下地配
線と金属メッキ膜とが反応することを防止するためのバ
リア膜として第二の金属膜を連続被着して、メッキの際
の電流路を形成し、その後、フォトレジスト膜をマスク
としてメッキを行うことにより、金属メッキ膜よりなる
金属突起電極を形成し、フォトレジスト膜を剥離した後
、前記金属突起電極をマスクとして不要部の第一の金属
膜および第二の金属膜をエツチング除去し、各々の金属
突起電極を絶縁分離していた。
るキャリアテープ用の半導体装置の製造方法は、下地配
線形成終了後に、下地配線と金属メッキ膜との密着力を
強化するための第一の金属膜、およびその上層に下地配
線と金属メッキ膜とが反応することを防止するためのバ
リア膜として第二の金属膜を連続被着して、メッキの際
の電流路を形成し、その後、フォトレジスト膜をマスク
としてメッキを行うことにより、金属メッキ膜よりなる
金属突起電極を形成し、フォトレジスト膜を剥離した後
、前記金属突起電極をマスクとして不要部の第一の金属
膜および第二の金属膜をエツチング除去し、各々の金属
突起電極を絶縁分離していた。
前述した従来のメッキによる金属メッキ膜からなる金属
突起電極形成方法は、メッキ完了後に各々の金属突起電
極を電気的に絶縁分離するために、第一の金属膜および
第二の金属膜を異方性ドライエツチングによりエツチン
グ除去しているので、金属突起電極の表層部もエツチン
グされ、表面層の変質および膜減り等が生じ、テープキ
ャリアの導通面に高信頼のもとて圧着できない欠点があ
る。
突起電極形成方法は、メッキ完了後に各々の金属突起電
極を電気的に絶縁分離するために、第一の金属膜および
第二の金属膜を異方性ドライエツチングによりエツチン
グ除去しているので、金属突起電極の表層部もエツチン
グされ、表面層の変質および膜減り等が生じ、テープキ
ャリアの導通面に高信頼のもとて圧着できない欠点があ
る。
本発明の目的は、前記の欠点を除去することにより、表
面層の変質および膜減り等を生ずることなく金属突起電
極を形成でき、テープキャリアの導通面に高信頼にて圧
着できる、半導体装置の製造方法を提供することにある
。
面層の変質および膜減り等を生ずることなく金属突起電
極を形成でき、テープキャリアの導通面に高信頼にて圧
着できる、半導体装置の製造方法を提供することにある
。
本発明は、素子および下地配線が形成された半導体基板
上に、密着力強化用の第一の金属膜および反応防止用の
第二の金属膜を積層しさらにその上にフォトレジスト膜
を形成しパターンニングし所定位置に開口部を形成する
工程を含む半導体装置の製造方法において、前記第一お
よび第二の金属膜を陰極側の電流路としてメッキを行い
前記第二の金属膜の開口部上に前記フォトレジスト膜の
厚さより薄い膜厚の金属メッキ膜よりなる金属突起電極
を形成する工程店、全面が平坦になるようにポリイミド
樹脂膜を形成する工程と、前記ポリイミド樹脂膜の上層
部をエツチング除去し前記金属突起電極上にのみ前記ポ
リイミド樹脂膜を残す工程と、前記フォトレジスト膜を
剥離除去し、異方性ドライエツチングにより不要部分の
前記第一および第二の金属膜をエツチング除去する工程
と、前記金属突起電極上に残された前記ポリイミド樹脂
膜をエツチング除去する工程とを含むことを特徴とする
。
上に、密着力強化用の第一の金属膜および反応防止用の
第二の金属膜を積層しさらにその上にフォトレジスト膜
を形成しパターンニングし所定位置に開口部を形成する
工程を含む半導体装置の製造方法において、前記第一お
よび第二の金属膜を陰極側の電流路としてメッキを行い
前記第二の金属膜の開口部上に前記フォトレジスト膜の
厚さより薄い膜厚の金属メッキ膜よりなる金属突起電極
を形成する工程店、全面が平坦になるようにポリイミド
樹脂膜を形成する工程と、前記ポリイミド樹脂膜の上層
部をエツチング除去し前記金属突起電極上にのみ前記ポ
リイミド樹脂膜を残す工程と、前記フォトレジスト膜を
剥離除去し、異方性ドライエツチングにより不要部分の
前記第一および第二の金属膜をエツチング除去する工程
と、前記金属突起電極上に残された前記ポリイミド樹脂
膜をエツチング除去する工程とを含むことを特徴とする
。
本発明においては、金属突起電極の絶縁分離は、前記金
属突起電極上面をポリイミド樹脂層で被覆保護した状態
で行われる。
属突起電極上面をポリイミド樹脂層で被覆保護した状態
で行われる。
従って、エツチングによる前記金属突起電極の表面の変
質および減耗を防止でき、テープキャリアへの圧着の高
信頼性化が可能となる。
質および減耗を防止でき、テープキャリアへの圧着の高
信頼性化が可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｅ）は本発明の第一実施例による半導
体装置の主要製造工程における模式的断面図で、金属突
起電極として金突起電極を形成する場合を示す。
体装置の主要製造工程における模式的断面図で、金属突
起電極として金突起電極を形成する場合を示す。
まず、第１図（ａ）に示すように、素子および下地配線
を完成した後の半導体基板（素子は省略して示しである
）１の表面全体に前記下地配線との密着力を強化するた
めの膜厚的０．５μ０のチタン膜２が被着されており、
さらにその上層には、下地と金突起電極が反応すること
を防止するための膜厚的０．１−の白金膜３が被着され
ている。ここにチタン膜２および白金膜３は基板表面全
体に被着しであるので、メッキを行う際の各全突起電極
間の電流路ともなる。さらにその上層には、メッキを行
う際のマスク材となる膜厚が約２５μｌの第一のフォト
レジスト膜４が形成されており、金突起電極を形成する
領域に開口部が開口され、白金膜３の一部が露呈してい
る。
を完成した後の半導体基板（素子は省略して示しである
）１の表面全体に前記下地配線との密着力を強化するた
めの膜厚的０．５μ０のチタン膜２が被着されており、
さらにその上層には、下地と金突起電極が反応すること
を防止するための膜厚的０．１−の白金膜３が被着され
ている。ここにチタン膜２および白金膜３は基板表面全
体に被着しであるので、メッキを行う際の各全突起電極
間の電流路ともなる。さらにその上層には、メッキを行
う際のマスク材となる膜厚が約２５μｌの第一のフォト
レジスト膜４が形成されており、金突起電極を形成する
領域に開口部が開口され、白金膜３の一部が露呈してい
る。
その後、第１図（ハ）に示すように、半導体基板１を金
メッキ液中に浸漬し、チタン膜２および白金膜３を電流
路としてメッキ装置側の陽極電極板との間に電流を流し
てメッキを行うことにより、フォトレジスト膜４の開口
部に露呈されている白金膜３上に金メッキ層、すなわち
膜厚が約２０ｐの全突起電極５を形成する。ここに、全
突起電極５は、フォトレジスト膜の膜厚よりも薄く形成
し、開口部に約５μｍの低い段が形成されるようにして
おく。
メッキ液中に浸漬し、チタン膜２および白金膜３を電流
路としてメッキ装置側の陽極電極板との間に電流を流し
てメッキを行うことにより、フォトレジスト膜４の開口
部に露呈されている白金膜３上に金メッキ層、すなわち
膜厚が約２０ｐの全突起電極５を形成する。ここに、全
突起電極５は、フォトレジスト膜の膜厚よりも薄く形成
し、開口部に約５μｍの低い段が形成されるようにして
おく。
その後、基板表面全体にポリイミド樹脂膜６を約ｌＯμ
ｍの厚さに塗布形成し、開口部の凹部にポリイミド樹脂
を充てんし、基板表面を平坦化する。
ｍの厚さに塗布形成し、開口部の凹部にポリイミド樹脂
を充てんし、基板表面を平坦化する。
その後、第１図（Ｃ）に示すように、ポリイミド樹脂膜
６を基板表面内で均一にエツチングし、開口部の凹部す
なわち全突起電極５の直上のみにポリイミド樹脂膜６を
残す。
６を基板表面内で均一にエツチングし、開口部の凹部す
なわち全突起電極５の直上のみにポリイミド樹脂膜６を
残す。
その後、第１図（ｄ）に示すように、フォトレジスト膜
４を全部除去し、アル２ゴンガスを用いた異方性ドライ
エツチングにより白金膜３およびチタン膜２を連続エツ
チングし、各々の全突起電極５を電気的に絶縁分離する
。このとき、全突起電極５はその上層部がポリイミド樹
脂膜６で保護されているため、エツチングされることは
なくメッキ完了後の状態を保持することができる。
４を全部除去し、アル２ゴンガスを用いた異方性ドライ
エツチングにより白金膜３およびチタン膜２を連続エツ
チングし、各々の全突起電極５を電気的に絶縁分離する
。このとき、全突起電極５はその上層部がポリイミド樹
脂膜６で保護されているため、エツチングされることは
なくメッキ完了後の状態を保持することができる。
その後、第１図（ｅ）に示すように、ポリイミド樹脂膜
６をヒドラジン系の薬液によりエツチング除去すること
により、所望の半導体装置が完成する。
６をヒドラジン系の薬液によりエツチング除去すること
により、所望の半導体装置が完成する。
従って、この方法によると、全突起電極５はその絶縁分
離エツチング時に、ポリイミド樹脂膜６でその上層部が
保護されているため、エツチングにより変質したり膜減
りしたりすることがなく、全突起電極５をテープキャリ
アの導通面に圧着させたときの機械的および電気的接続
を高い信頼性で行うことができる。
離エツチング時に、ポリイミド樹脂膜６でその上層部が
保護されているため、エツチングにより変質したり膜減
りしたりすることがなく、全突起電極５をテープキャリ
アの導通面に圧着させたときの機械的および電気的接続
を高い信頼性で行うことができる。
第２図（ａ）〜（匂は本発明の第二実施例による半導体
装置の主要工程における模式的断面図である。
装置の主要工程における模式的断面図である。
ここで、第２図（ａ）〜（Ｃ）は前述の第一実施例と同
様であり、素子を完成した後の半導体基板２１０表面に
、密着力を強化するための膜厚的０．５μｍのチタン膜
２２および反応を防止するための膜厚的０．１μＩの白
金膜２３が形成されており、膜圧的７−のポジ型の第一
のフォトレジスト膜２４をマスクとしてメッキを行い、
膜厚的３ＪＩＪＢの第一の金配線２８が形成されており
、その直上にはエッチバックにより残された膜厚的４μ
ｍの第一のポリイミド樹脂膜２６が形成されている。
様であり、素子を完成した後の半導体基板２１０表面に
、密着力を強化するための膜厚的０．５μｍのチタン膜
２２および反応を防止するための膜厚的０．１μＩの白
金膜２３が形成されており、膜圧的７−のポジ型の第一
のフォトレジスト膜２４をマスクとしてメッキを行い、
膜厚的３ＪＩＪＢの第一の金配線２８が形成されており
、その直上にはエッチバックにより残された膜厚的４μ
ｍの第一のポリイミド樹脂膜２６が形成されている。
次に、第２図（６）のように、全突起電極を形成するた
めのメッキ時のマスクとなる膜厚約２０即のポジ型の第
二のきフォトレジスト膜２７を第一の７オトレジスト膜
２４直上に形成する。ここで、ポリイミド樹脂膜２６は
、ポジ型レジストの現像液に溶解してしまうことから、
第二のフォトレジスト膜２７をパターン化する際に全突
起電極形成領域内の第一のポリイミド樹脂２６は全て除
去され、第一の金配線２８が露呈する。
めのメッキ時のマスクとなる膜厚約２０即のポジ型の第
二のきフォトレジスト膜２７を第一の７オトレジスト膜
２４直上に形成する。ここで、ポリイミド樹脂膜２６は
、ポジ型レジストの現像液に溶解してしまうことから、
第二のフォトレジスト膜２７をパターン化する際に全突
起電極形成領域内の第一のポリイミド樹脂２６は全て除
去され、第一の金配線２８が露呈する。
その後、第２図（ｅ）に示すように、第一の金配線２８
および第一のポリイミド樹脂膜２６を形成した際と同様
にして、第一の金配線２８上に膜厚的１５μｍの全突起
電極２５を形成し、その直上にエッチバック方式により
膜厚的５μｍの第二のポリイミド樹脂膜２９を形成する
。
および第一のポリイミド樹脂膜２６を形成した際と同様
にして、第一の金配線２８上に膜厚的１５μｍの全突起
電極２５を形成し、その直上にエッチバック方式により
膜厚的５μｍの第二のポリイミド樹脂膜２９を形成する
。
その後、第２図（ｆ）に示すように、第一実施例と同様
にして、第一のフォトレジスト膜２４および第二のフォ
トレジスト膜２７を全て剥離した後、異方性ドライエツ
チングで白金膜２３およびチタン膜２２を同時にエツチ
ング除去する。
にして、第一のフォトレジスト膜２４および第二のフォ
トレジスト膜２７を全て剥離した後、異方性ドライエツ
チングで白金膜２３およびチタン膜２２を同時にエツチ
ング除去する。
その後、第２図（（至）に示すように、第一の金配線２
８上の第一のポリイミド樹脂膜２６および全突起電極２
５上の第二のポリイミド樹脂膜２９を同時にウェットエ
ツチングで除去することにより、所要の半導体装置が完
成する。
８上の第一のポリイミド樹脂膜２６および全突起電極２
５上の第二のポリイミド樹脂膜２９を同時にウェットエ
ツチングで除去することにより、所要の半導体装置が完
成する。
ここで、密着力を強化するチタン膜２２および反応を防
止する白金膜２３は他の金属を使用してもよく、また、
全突起電極には全以外の金属を使用することもできる。
止する白金膜２３は他の金属を使用してもよく、また、
全突起電極には全以外の金属を使用することもできる。
以上説明したように、本発明は、各々の金属突起電極を
電気的に絶縁分離するために不要となった金属膜をエツ
チング除去する際に、金属突起電極の上層部をポリイミ
ド樹脂膜ングすることにより、エツチングによりその表
面部が変質したり膜減りしたりすることがな（なるため
、金属突起電極をテープキャリアの導通面に高信頼性の
もとで圧着することができる効果がある。
電気的に絶縁分離するために不要となった金属膜をエツ
チング除去する際に、金属突起電極の上層部をポリイミ
ド樹脂膜ングすることにより、エツチングによりその表
面部が変質したり膜減りしたりすることがな（なるため
、金属突起電極をテープキャリアの導通面に高信頼性の
もとで圧着することができる効果がある。
第１図（ａ）〜（ｅ）は本発明の第一実施例による半導
体装置の主要製造工程における模式的断面図。 第２図（ａ）〜（樋は本発明の第二実施例による半導体
装置の主要製造工程における模式的断面図。 １．２１・・・半導体基板、２．２２・・・チタン膜、
３．２３・・・白金膜、４．２４．２７・・・フォトレ
ジスト膜、５．２５・・・全突起電極、６．２６．２９
・・・ポリイミド樹脂膜、２８・・・金配線。
体装置の主要製造工程における模式的断面図。 第２図（ａ）〜（樋は本発明の第二実施例による半導体
装置の主要製造工程における模式的断面図。 １．２１・・・半導体基板、２．２２・・・チタン膜、
３．２３・・・白金膜、４．２４．２７・・・フォトレ
ジスト膜、５．２５・・・全突起電極、６．２６．２９
・・・ポリイミド樹脂膜、２８・・・金配線。
Claims (1)
- 【特許請求の範囲】 １、素子および下地配線が形成された半導体基板上に、
密着力強化用の第一の金属膜および反応防止用の第二の
金属膜を積層しさらにその上にフォトレジスト膜を形成
しパターンニングし所定位置に開口部を形成する工程を 含む半導体装置の製造方法において、 前記第一および第二の金属膜を陰極側の電流路としてメ
ッキを行い前記第二の金属膜の開口部上に前記フォトレ
ジスト膜の厚さより薄い膜厚の金属メッキ膜よりなる金
属突起電極を形成する工程と、 全面が平坦になるようにポリイミド樹脂膜を形成する工
程と、 前記ポリイミド樹脂膜の上層部をエッチング除去し前記
金属突起電極上にのみ前記ポリイミド樹脂膜を残す工程
と、 前記フォトレジスト膜を剥離除去し、異方性ドライエッ
チングにより不要部分の前記第一および第二の金属膜を
エッチング除去する工程と、前記金属突起電極上に残さ
れた前記ポリイミド樹脂膜をエッチング除去する工程と を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269683A JPH03129831A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269683A JPH03129831A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129831A true JPH03129831A (ja) | 1991-06-03 |
Family
ID=17475740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269683A Pending JPH03129831A (ja) | 1989-10-16 | 1989-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129831A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134458A (ja) * | 2005-11-09 | 2007-05-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および半導体装置の製造方法 |
| JP2009185589A (ja) * | 2008-02-08 | 2009-08-20 | Shinko Kogyo Co Ltd | 内外温度差を有する装置の点検窓兼用の真空外壁パネル |
| JP2011054652A (ja) * | 2009-08-31 | 2011-03-17 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
-
1989
- 1989-10-16 JP JP1269683A patent/JPH03129831A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134458A (ja) * | 2005-11-09 | 2007-05-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法および半導体装置の製造方法 |
| JP2009185589A (ja) * | 2008-02-08 | 2009-08-20 | Shinko Kogyo Co Ltd | 内外温度差を有する装置の点検窓兼用の真空外壁パネル |
| JP2011054652A (ja) * | 2009-08-31 | 2011-03-17 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4076575A (en) | Integrated fabrication method of forming connectors through insulative layers | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH0437033A (ja) | バンプ電極の形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JP2715920B2 (ja) | 多層配線基板およびその製造方法 | |
| JP3119352B2 (ja) | 半導体装置のメッキ構造体形成方法 | |
| JP3003394B2 (ja) | 突起電極の製造方法 | |
| JPS6141303B2 (ja) | ||
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JP2621186B2 (ja) | 転写用バンプの形成方法 | |
| JPH02139934A (ja) | 集積回路の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH04162532A (ja) | 半導体装置 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH07221108A (ja) | 半導体装置の電極構造およびその電極形成方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JP2000216183A (ja) | 接着剤層付きの突起状電極付き配線材料の製造方法 |