JPH0227760A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、半導体
基体上にＭＩＳ型トランジスタが形成されている半導体
装置の製造方法に関する。

〔発明の概要〕

本発明は、半導体基体上にＭＸＳ型トランジスタが形成
されている半導体装置の製造方法において、上記半導体
基体の表面にフィールド絶縁膜を選択的に形成する工程
と、不純物をイオン注入することにより、上記フィール
ド絶縁膜の直下にチャネルストップ領域を形成すると同
時に、上記ＭＩＳ型トランジスタのチャネル領域の下方
に空乏層の広がりを抑えるための高不純物濃度領域を形
成する工程とを具備する。これによって、素子分離の実
効変換差の縮小及び狭チャネル効果の抑圧を図ることが
できるとともに、フィールド絶縁膜をゲート絶縁膜とす
る寄生トランジスタのしきい値電圧を高くすることがで
きる。また、製造工程の簡略化を図ることができる。

〔従来の技術〕

近年、ＭＯ３ＬＳＩにおいては、高集積化に伴い、形状
変換差の小さい素子分離法やサブミクロンのトランジス
タ幅（チャネル幅）を持つＭＯ３トランジスタが求めら
れている。

このうち、素子分離の形状変換差の縮小に関しては、フ
ィールド絶縁膜を形成するための選択酸化時のマスクと
して用いられるＳｉ３　Ｎ、膜の下地のバッファ層とし
て、薄いＳｉ０ｇ膜の上に多結晶シリコン（Ｓｉ　）膜
を重ねたものを用いることによりかなりの効果が得られ
る。この場合における素子分離のプロセスを具体的に述
べると次の通りである。ずなわち、まずＳｉ基板の表面
に薄いＳｔＯ□膜を形成した後、この５ｉＯｚ膜の上に
多結晶Ｓｉ膜を形成し、さらにこの多結晶Ｓｉ膜の上に
Ｓｉ３Ｎ。

膜を形成する。次に、このＳｔ、　Ｎ、膜をエツチング
によりパターンニングして所定形状とする。次に、この
Ｓｉ２　Ｎ、膜をマスクとしてチャネルストップ領域形
成用の不純物、例えばホウ素（Ｂ）をＳｉ基板中にイオ
ン注入する。通常は、このイオン注入の後にパンチスル
ー防止用の不純物のイオン注入が行われる。この後、上
述のＳｉｘ　Ｎ４膜を酸化マスクとして用いて熱酸化を
行うことによりフィールド絶縁膜を形成する。

〔発明が解決しようとする課題〕

パターンニングされたＳｉ３　Ｎ４膜をマスクとして不
純物をイオン注入することによりチャネルストップ領域
を形成する上述の従来の方法は、次のような問題を有す
る。

第３図に示すように、上述の選択酸化時にはＳｉ基板１
１の表面にフィールド絶縁膜１２が形成されると同時に
、あらかじめイオン注入された不純物の拡散によりチャ
ネルストップ領域１３が形成される。なお、符号１４は
ＳｉＯ□膜を示す。ところが、上述の不純物はチャネル
領域中にも入り込んでしまうため、チャネルストップ領
域１３もまたチャネル領域中に入り込む。この結果、た
とえＳｉ、　Ｎ４膜のバッファ層として５ｉｏｚ＆！！
及び多結晶Ｓｉ膜を用いたとしても、電気的特性から見
た実効変換差は十分に縮小されない。さらに、チャネル
領域中に不純物が入り込むことによりこの部分における
基板の不純物濃度が高くなるため、これが原因でＭＯ３
Ｉ−ランジスタのしきい値電圧ＶＬｋが高くなる現象、
すなわち狭チャネル効果が生じやすかった。

従って本発明の目的は、素子分離の実効変換差の縮小を
図ることができる半導体装置の製造方法を提供すること
にある。

本発明の他の目的は、狭チャネル効果の抑圧を図ること
ができる半導体装置の製造方法を提供することにある。

本発明の他の目的は、フィールド絶縁膜をゲート絶縁膜
とする寄生トランジスタのしきい値電圧を高くすること
ができる半導体装置の製造方法を提供することにある。

本発明の他の目的は、チャネルストップ６１８４及び空
乏層の広がりを抑えるための高不純物濃度領域を形成す
る場合において、製造工程の筒略化を図ることができる
半導体装置の製造方法を提供することにある。

〔課題を解決するための手段〕

上記課題を解決するため、本発明は、半導体基体（１）
上にＭＩＳ型トランジスタが形成されている半導体装置
の製造方法において、半導体基体（１）の表面にフィー
ルド絶縁膜（５）を選択的に形成する工程と、不純物を
イオン注入することにより、フィールド絶縁膜（５）の
直下にチャネルストップ領域（７）を形成すると同時に
、ＭＩＳ型トランジスタのチャネル領域（１ａ）の下方
に空乏層の広がりを抑えるための高不純物濃度領域（８
）を形成する工程とを具備している。

〔作用］ 上記した手段によれば、チャネルストップ領域（７）形
成用の不！＠物はフィールド絶縁膜（５）を形成した後
にイオン注入されるので、従来のようにこの不純物がチ
ャネル領域中に入り込むことがなくなる。従って、素子
分離の実効変換差の縮小を図ることができるとともに、
狭チャネル効果の抑圧を図ることができる。また、フィ
ールド絶縁膜（５）の直下にチャネルストップ領域（７
）が形成されるため、このフィールド絶縁膜（５）の下
方の半導体基体（１）の表面に反転層が形成されにくく
なり、従ってこのフィールド絶縁膜（５）をゲート絶縁
膜とする寄生トランジスタのしきい値電圧を高くず、る
ことができる。さらに、チャネルストップ領域（７）及
び高不純物濃度領域（８）は１回のイオン注入により同
時に形成されるので、この分だけイオン注入の回数が少
なくなり、従って製造工程の簡略化を図ることができる
。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図Ａ〜第１図Ｃは本発明の一実施例によるＭＯ３Ｌ
ＳＩの製造方法を示す。

本実施例においては、第１図Ａに示すように、まず例え
ばｐ”−型Ｓｉ基板のような半導体基板１の表面に例え
ば熱酸化により例えば膜厚５０人程度の５ｉ０ｚ膜（バ
ッドＳｉｎ、膜）２を形成した後、このＳｉＯ□膜２の
上に例えばＣＶＤにより例えば膜厚５００人程程度多結
晶Ｓｉ膜３及び例えば膜厚１０００人程度程度ｉ３　Ｎ
、膜４を形成する。この後、このＳｉ３　Ｎａ　ｌＱ４
をエツチングによりパターンニングして所定形状とする
。

次に、この所定形状のＳｉ３　Ｎａ　［４を酸化マスク
として用いて熱酸化を行う。これによって、第１図Ｂに
示すように、例えば膜厚が３０００人程度程度ｉ０ｇ膜
のようなフィールド絶縁膜５が半導体基板ｌの表面に選
択的に形成され、素子分離が行われる。この場合、Ｓｉ
：＋　Ｎ　４　Ｉｆ焚４の下地のバッファ層が５１０！
膜２及び多結晶Ｓｉ膜３により構成されていること及び
このフィールド絶縁膜５の膜厚が上述のように３０００
人程度程度いことにより、このフィールド絶縁膜５の先
端部に形成されるバーズビークの長さは小さくなる。こ
の後、Ｓｉ３Ｎ４膜４、多結晶Ｓｉ膜３及びｓｉＯｔ　
）ＩＩ　２をエツチング除去する。

次に第１図Ｃに示すように、フィールド絶縁膜５で囲ま
れた活性領域の表面に例えば熱酸化により例えば膜厚１
１０人程程度Ｓｉｎ、膜のようなゲート絶縁［６を形成
する。この時点におけるフィールド絶縁膜５の膜厚は例
えば２０００〜３０００人程度である。次程度ｐ型不純
物、例えばＢを（３〜５　）　Ｘ　１０　＋ｚｃｌｌ−
ｚのドーズ量で全面にイオン注入する（第１図Ｃにおい
て、このＢがイオン注入された領域の境界を破線で示す
）、こ−のイオン注入のエネルギーは、フィールド絶縁
膜５を通して注入されるＢの分布のピークがフィールド
絶縁膜５の直下に位置するように選ばれ、具体的には例
えば８０〜１２０ｋｅＶである。このＢのイオン注入に
よって、フィールド絶縁膜５の直下に例えばｐ型のチャ
ネルストップ領域７が形成されると同時に、このフィー
ルド絶縁Ｉｔ！Ｊ５で囲まれた活性領域におけるチャネ
ル領域１ａの下方に例えばｐ型の高不純物濃度領域８が
形成される。この後、例えば通常の熱処理炉による例え
ば９００〜１０００°Ｃ以下の低温での例えば２時間以
内の熱処理や、赤外線（［Ｒ）アニール等による例えば
３０秒以下の超短時間アニールを行うことによって、不
純物の再分布を生じることなく注入不純物の電気的活性
化を行う。

上述の高不純物濃度領域８中のＢの分布のピークは、破
線で示された境界のすぐ上に位置しており、従ってチャ
ネル領域１ａの表面及び後の工程で上記活性領域中に形
成されるソース領域及びドレイン領域（図示せず）の接
合から十分に離れている。このため、このＢの濃度プロ
ファイルが急峻に保たれている限り、この接合部におけ
る半導体基板ｌの不純物濃度及びチャネル領域１ａの不
純物濃度は低いままであるので、基板バイアス効果によ
るＭＯＳ）ランジスタのしきい値電圧■いのシフトや接
合容量の増大はほとんど生じない。

この後、半導体基板ｌ中にｐウェルを形成する場合には
例えばＢをイオン注入した後、通常のＭＯ３ＬＳＩの製
造方法に従って工程を進めて、目的とするＭＯ３ＬＳＩ
を完成させる。

本実施例によれば、次のような種々の利点がある。すな
わち、チャネルストップ領域７形成用の不純物は、フィ
ールド絶縁膜５の形成後にこのフィールド絶縁膜５を通
してイオン注入されているので、従来のようにこの不純
物がチャネル領域ｌａ中に入り込むことがなくなる。従
って、素子分離の実効変換差の縮小を図ることがイでき
るとともに、狭チャネル効果が抑圧されるためにトラン
ジスタ幅が縮小されてもしきい値電圧ＶＬｈが高くなる
のを防止することができる。また、チャネルストップ領
域７中の不純物濃度のピークはフィールド絶縁膜５の直
下に位置しているので、このフィールド絶縁膜５の下方
の半導体基板１の表面に反転１１が形成されにくい。こ
のため、フィールド絶Ｘ＆を模５のｌ膜厚が２０００〜
３０００人と薄いにもかかわらず、このフィールド絶縁
膜５をゲート絶縁膜とする寄生トランジスタのしきい値
電圧を実用上十分に高い値にすることができる。さらに
、チャネル領域１ａの下方に形成された高不純物濃度領
域８により、このチャネル領域１ａから下方への空乏層
の広がりを抑えることができ、これによってＭＯＳトラ
ンジスタのバンチスルーが発生するのを防止することが
できる。しかも、この高不純物濃度領域８は、１回のイ
オン注入によりチャネルストップ領域７と同時に形成さ
れるため、これらを別々のイオン注入で形成する場合に
比べてイオン注入の回数を１回生なくすることができ、
従ってこの分だけ製造工程の簡略化を図ることができる
。

第２図は、本実施例による方法により製造されたＭＯＳ
Ｃ３ＩにおけるＭＯＳトランジスタのしきい値電圧■い
のトランジスタ幅Ｗに対する依存性を示す。この第２図
においては、比較のために、チャネルストップ領域７と
高不純物濃度領域８とをフィールド絶縁膜５の形成前に
別りのイオン注入により形成した場合のデータも示しで
ある。なお、フィールド絶縁膜の膜厚は２５００人に統
一しである。また、このＭＯＳ）ランジスタのチャネル
長しは、短チヤネル効果による影響がない２゜０μｍに
選んである。

第２図に示すように、基板バイアスＶｍｓ＝　　２■で
あるときには、比較例ではトランジスタ幅Ｗが約１．５
μｍ以下になると狭チャネル効果と基板バイアス効果と
の相東効果によりしきい値電圧Ｖいが急激に増大し始め
るのに対し、実施例ではトランジスタ幅Ｗが約０．５μ
ｍ程度となってもしきい値電圧ｖｔｈはほとんど変化し
ない、これは、既に述べたように、チャネルストップ領
域７形成用の不純物がチャネル領域ｌａ中に入り込まな
いために狭チャネル効果が抑圧されていること及び基板
バイアス効果も抑圧されていることによる。

基板バイアスＶｉｓ＝ＯＶであるときには、基板バイア
ス効果がないことを除いて上述と同様な傾向を示す。

本実施例によるＭＯＳＬＳＩの製造方法は、例えばスタ
ティックＲＡＭ　（Ｒａｎｄｏｍ　Ａｃ、ｃｅｓｓ　Ｍ
ｅｍｏｒｙ）やダイナミックＲＡＭの製造への通用が可
能である。

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではな（、本発明
の技術的思想に基づく各種の変形が可能である。

例えば、上述の実施例においては、本発明をＭＯＳＬＳ
Ｉの製造に通用した場合について説明したが、本発明は
、例えばバイポーラ−ＣＭ　ＯＳ　ＬＳＩの製造に適用
することも可能である。

〔発明の効果〕

以上述べたように、本発明によれば、不純物をイオン注
入することにより、フィールド絶縁膜の直下にチャネル
ストップ領域を形成すると同時に、ＭＩＳ型！−ランジ
スタのチャネル領域の下方に空乏層の広がりを抑えるた
めの高不純物濃度領域を形成しているので、素子分離の
実効変換差の縮小及び狭チャネル効果の抑圧を図ること
ができるとともに、フィールド絶縁膜をゲート絶縁膜と
する寄生トランジスタのしきい値電圧を高くすることが
できる。さらに、製造工程の簡略化を図ることができる
。

【図面の簡単な説明】

第１図Ａ〜第１図Ｃは本発明の一実施例によるＭＯＳＬ
ＳＩの製造方法を工程順に説明するための断面図、第２
図はＭＯ３Ｉ−ランジスタのしきし値電圧のトランジス
タ幅依存性を示すグラフ、第３図は従来技術を説明する
ための断面図である。 図面における主要な符号の説明 ■ ：半導体基板、 ：ＳｉＯ□ 膜、 ：多結晶 Ｓｉ膜、 ：　Ｓｉ３ 膜、 ５　： フィールド絶縁 膜、 ：チャ不ルストツフ゛領域、 ：高不純 物濃度領域。

Claims (1)

1. 【特許請求の範囲】 半導体基体上にＭＩＳ型トランジスタが形成されている
   半導体装置の製造方法において、 上記半導体基体の表面にフィールド絶縁膜を選択的に形
   成する工程と、 不純物をイオン注入することにより、上記フィールド絶
   縁膜の直下にチャネルストップ領域を形成すると同時に
   、上記ＭＩＳ型トランジスタのチャネル領域の下方に空
   乏層の広がりを抑えるための高不純物濃度領域を形成す
   る工程とを具備することを特徴とする半導体装置の製造
   方法。