JPH0227811A - ステート・マシン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はステート・マシンに関する。

〔従来技術及び発明が解決しようとする課題〕ステート
・マシンは、一般に、時系列的な入力データを成る作用
により変換して後段の回路に好適な時系列的出力データ
を作成する。典型的なステート・マシンは、状態要素（
ステート・エレメント）手段及び論理要素（ロジック・
エレメント）手段を含み、状態要素手段は、ステート・
マシンの現在の状態を記憶し、論理要素手段は、入力状
態及び現在の状態の関数として次の状態を決定し、出力
データを作成する。

同期型ステート・マシンにおいて主要且つ大事な構成要
素は、状態要素手段である。従来、状態要素手段は、マ
スク・スレーブ型フリップ・フロップによって構成され
ていた。第７図に示した従来のフリップ・フロップ回路
（１０）において、導線りのデータ線がマスク・ラッチ
（１２）のＤ入力となっている。このマスク・ラッチ（
１２）のＱ出力は、導線Ａを介してスレーブ・ラッチ（
１４）のＤ入力に接続され、スレーブ・ラッチ（１４）
のＱ出力がこのフリップ・フロップ回路（１０）の出力
端子となる。

導線ＣＫ上のクロック信号は、ラッチ（１２）のイネ−
ブル端子Ｅには反転して入力され、ラッチ（１４）のイ
ネ−ブル端子Ｅには直接入力されている。クロック信号
が低になると、マスク・ラッチ（１２）は、０人力に追
従するが、フリップ・フロップ回路（１０）の出力はス
レーブ・ラッチ（Ｉ４）により一定状態に維持されてい
る。クロック信号の立ち上がりエツジで、マスク・ラッ
チ（１２）のＱ出力の状態がスレーブ・ランチ（１４）
により出力Ｑに渡され、状態遷移が起こる。このように
、ラッチがラッチ・モードに入り、入力データの状態が
保持されている時に出力はラッチされる。この様子は、
第８図の波形図においてフリップ・フロップ回路（１０
）のラッチ（１２）及び（１４）に接続された導線の信
号の状態変化として示している。

クロック信号が低状態に戻ると、スレーブ・ラッチ（１
４）は現在の状態を出力端に保持しており、他方、マス
ク・ラッチ（１２）は、Ｄ入力端の状態に追従して次の
新しい状態をラッチする。

クロック信号の立ち下がりエツジでは出力の状態遷移が
起こらないことが理解できよう。このように、出力状態
の各遷移毎に１クロツク・サイクルの全期間が必要であ
る。従って、任意のデータ線の最大周波数の２倍のクロ
ック周波数が必要になる。

第９図は、フリップ・フロップを用いた従来のステート
・マシン（１６）のブロック図である。

このステート・マシンの状態遷移率（単位時間当たりの
状態遷移回数）は、クロック周波数に等しい。ステート
・マシン（１６）内のフリップ・フロップのブロック（
２０）は、現在の状態を記憶し、論理ブロック（１８）
は、ステート・マシン出力を発生すると共に、ステート
・マシン入力状態及び現在の状態の関数として次の状態
を決定する。フリップ・フロップ・ブロック（２０）の
Ｑ出力は、ステート・マシン人力りと同様に論理ブロッ
ク（１８）の入力端に帰還されている。論理ブロック（
１８）のＺ出力は、次の状態の情報をフリップ・フロッ
プ・ブロック（２０）のＤ入力端に供給する。論理ブロ
ック（１８）のＹ出力端は、ステート・マシン（１６）
の出力端である。

クロック信号は図示されたようにフリップ・フロップ・
ブロック（２０）に供給されている。

第９図のフリップ・フロップ・ブロック（２’Ｏ）は、
実際には複数のフリップ・フロップ（１０）で構成され
た回路を一般化したブロックを表していると理解された
い。更に、論理ブロック（１８）は、所望の応用に要す
る論理機能を実現する為の種々の論理要素手段を含んで
いても良い。従って、このステート・マシンのフリップ
・フロップ・ブロック（２０）と論理ブロック（１日）
との間には数本のフリップ・フロップ出力線及び数本の
データ線の接続が含まれていても良い。また、論理ブロ
ック（１８）の論理機能として出力端のいくつかが入力
端の状態に等しい場合には、論理ブロック（１８）の内
部で入力端及び出力端のい（つかが直接接続されていで
も良い。この場合、論理ブロックの出力を入力の関数と
して参照すると、出力端のいくつかは入力端に直接接続
されている。

フリップ・フロップに基づくステート・マシンは、状態
変化信号の最大周波数の少なくとも２倍のクロック周波
数を必要とする。従って、使用する技術の周波数の限界
及びクロック分配に伴う困難性の為に、極めて高速な論
理設計は、クロックの忠実度の不完全性により否応なく
制限されてしまう。

状態遷移周波数をしばしば制限する他の要因は、状態要
素手段間のデータの総伝播遅延時間である。

状態サイクルの最小時間は、論理ブロックのデータ伝播
遅延時間に状態要素手段のデータ伝播遅延時間を加えた
時間である（尚、状態要素手段のデータ伝播遅延時間は
、Ｄ（データ）及びＣＫ（クロック）間のセット・アッ
プ・タイムと、ＣＫ（クロック）及びＱ（出力）間の伝
播遅延時間との和として定義される。）。マスク及びス
レーブ用のラッチが２個直列接続されているので、フリ
ップ・フロップの遅延時間は、各ラッチの遅延時間の約
２倍になる。

クロック周波数を低減した並列接続型ラッチに加えてビ
ット・セル構造のデジタル・アナログ変換器（ＤＡＣ）
を使用し、ＤＡＣの出力のグリッチの発生を防止したも
のがある０例えば、シー（Ｉ（ＳＩＥＨ）等による「１
２ビツト１ギガワ一ド／秒ガリウムひ素デジタル・アナ
ログ変換システム（＾１２−Ｂｉｔ　Ｏｎｅ−Ｇｗｏｒ
ｄ／Ｓ　ＧａＡａ　Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏ
ｇ　　Ｃｏｎｖｅｒｔｅｒ　　５ｙｓｔｅｓ　　）　　
Ｊ　　　（ＩＨＩＩ！　　Ｊｏｕｒｎａｌｏｆ　５ｏｌ
ｉｄ　５ｔａｔｅ　Ｃ１ｒｃｕｉｔの５Ｃ−２２巻第６
号、１９８７年１２月刊行の第１０４８〜１０５４頁）
を参照されたい、しかし、この例のような構成は、ステ
ート・マシン内の状態要素手段としてこれまでに使用さ
れたことはなかった。更に、１個のラッチの伝播遅延時
間しか有しない状態要素手段は、これまでに実現出来な
かった。

従って、本発明の目的は、極めて高速に動作し得る新規
なステート・マシンを提供することである。

〔課題を解決する為の手段及び作用〕

本発明によるステート・マシンは、高速動作が可能であ
り、換言すれば、従来のフリップ・フロップに基づくス
テート・マシンよりも低い周波数のシステム・クロック
で、所定の動作速度に対応し得る。本発明の最も単純な
構成の状態要素手段は、並列にクロック信号が供給され
た１対のラッチを含み、一方のラッチのクロックは他方
のランチのクロックに対し極性が反転されている。デー
タが両方のラッチに供給され、ラッチ・モードにあるラ
ッチから選択的に出力が取り出される。この状態要素手
段からの出力は、同じクロックで駆動されているマルチ
プレクサにより選択される。

この状態要素手段を、本明細書では「フリップ・ラッチ
（ＦＬ）Ｊと称する。

本発明の第２の型の状態要素手段は、「リッチ・ラッチ
（ＬＬ）Ｊと称され、２つの実質的に同一の論理ブロッ
クの入力端に２つのラッチの出力端が夫々接続されてい
る。これら論理ブロックの２つの出力は、上記２つのラ
ッチの夫々他方の入力端に供給される。この結果、ラッ
チ・モードにあるラッチの出力を論理ブロックによって
処理するように選択する機能が本質的に備わる。即ち、
ラッチ・モードのラッチの出力が選択された後、自動的
に次にラッチ・モードになるランチの出力が選択される
。従って、この帰還ループは、マルチプレクサに起因す
る伝播遅延を回避し得る。このステート・マシンの適当
な出力信号をクロックの状態に基づいて選択する為のみ
にしかマルチプレクサを必要としない。

このような新規な状態要素手段は、両極性のクロックの
エツジに応じて状態を遷移し得るので、クロック周波数
を状態変化信号の最大周波数と等しくすることが出来る
。これは従来と比較して、同じ状態遷移速度に対してフ
リップ・フロップに基づくステート・マシンのクロック
周波数を半減させることを意味する。従って、クロック
周波数が制限された回路に対して、上述のフリップ・ラ
ッチ及びリッチ・ラッチによって、より高速の状態遷移
速度が得られ、或いはクロック信号の忠実度を向上する
ことも出来る。

〔実施例〕

第１図は、本発明に係るステート・マシンであるフリッ
プ・ラッチ（ＰＬ）（２２）の一実施例のブロック図で
ある。フリップ・ラッチ（２２）は、並列接続された第
１及び第２ラツチ（２４）及び（２６）を含んでいる。

ラッチ（２４）のクロック入力端であるイネ−ブル端Ｅ
は、ラッチ（２６）のクロック入力端と比較して反転さ
れている。これら両ラッチのＤ入力端には共通の入力デ
ータＤが供給されている。ラッチ（２４）及び（２６）
のＱ出力端は、導線Ｂ及びＣを介してＭＵＸ（マルチプ
レクサ）（２８）の「１」及び「０」の入力端に夫々接
続されている。ラッチ（２４）及び（２６）のイネ−ブ
ル入力端Ｅ並びにＭＵＸ（２８）の選択入力端Ｓにはシ
ステム・クロック信号ＣＫが供給されている。

クロック信号ＣＫが「低」状態のとき、上のラッチ（２
４）はイネ−ブル状態なのでＤ入力の状態に追従し、他
方、下のラッチ（２６）はその時点の状態を保持（ラッ
チ）している（ディセーブル状Ｈ）、ＭＵＸ　（２８）
は、フリップ・ラッチ（２２）の状態出力としてラッチ
（２６）の出力を選択する。

クロック信号ＣＫの立ち上がりエツジに応じて、ラッチ
（２４）がラッチ状態（ディセーブル状態）となり、Ｍ
ｔＪＸ（２８）は新しいフリップ・ラッチ（２２）の出
力としてこのラッチ（２４）の出力を選択する。他方、
ラッチ（２６）はイネ−ブル状態となるのでＤ入力の状
態に追従し、次の新しい状態になる。クロック信号の立
ち下がりエツジでもラッチ（２４）及び（２６）の役割
が反転され上述の動作が実行され、状態遷移が起こる。

以上の動作は、第５図の波形図に示している。

システム・クロック信号ＣＫは、上から１番目の波形で
あり、導線りのデータ人力は、第８図のデータ人力と同
様の信号である。導線Ｂ及びＣ上のラッチ出力が夫々対
応する符号の波形として示され、第５図の最下端の出力
Ｑの波形は、第８図の従来の出力Ｑの波形と同一である
。しかし、第５図と第８図の波形図において、クロック
信号ＣＫの周波数は、第５図の方が１／２（周期は２倍
）になっている。これは、第５図の場合、状態の遷移が
クロック信号の立ち上がりエツジ及び立ち下がりエツジ
の両方で起こったことに起因している。

従って、フリップ・ラッチ（２２）で構成されたステー
ト・マシンの状態遷移率は、クロック周波数の２倍にな
る。このようなステート・マシン（３０）を第２図に示
す、この構成は、第９図の従来のステート・マシンの構
成と明らかに類似している。即ち、第９図のフリップ・
フロップ回路（２０）をフリップ・ラッチ（ＦＬ）回路
（３２）で直接置換した構成になっている。第２図のフ
リップ・ラッチに基づくステート・マシン（３ｏ）は、
第９図で説明したのと同様の論理ブロック（１８）、又
は所定の応用例に適する他の論理ブロックを含んでいて
も良い。論理ブロック（１８）の出力Ｚはフリップ・ラ
ッチ回路（３２）に接続され、論理ブロック（１８）の
出力Ｙはステート・マシン（３０）の出力となる。フリ
ップ・ラッチ回路（３２）の出力は、図示するように論
理ブロック（１８）の入力に帰還されている。この構成
は、第９図のブロックの構成と略同様であるが、第２図
のステート・マシン（３ｏ）は、クロック周波数の２倍
の状態遷移率を有するフリップ・ラッチ回路（３２）を
有している。この点が、第９図のフリップ・フロップに
基づくステート・マシンがクロック周波数に等しい状態
遷移率を有していたのと決定的に異なる。このように、
第２図では、第９図のフリップ・フロップ回路（２０）
がフリップ・ラッチ回路（３２）で置換された構成のス
テート・マシン（３０）を表している。

第３図は、本発明に係るラッチ・ラッチ（ＬＬ）（３４
）の構成を表すブロック図である。リッチ・ラッチ（３
４）は、２つの並列接続されたラッ−Ｆ−（３６）及び
（３８）で構成されている。クロック信号ＣＫは、一方
のラッチ（３６）のイネ−ブル端Ｅには反転入力し、他
方のラッチ（３８）のイネ−ブル端Ｅには直接入力して
いる。この構成は、第１図のラッチ（２４）及び（２６
）の構成と略同様である。相違点は、ラッチ（３６）及
び（３日）へのデータ入力が同一ではないことである。

ラッチ（３６）のデータ入力は、導線ＤＭの「データ・
マスク」である。これに対して、ラッチ（３日）のデー
タ入力は、導線ＤＳの「データ・スレーブ」である。こ
こで「マスタ」及び「スレーブＪの用語を使用したのは
、これら２つのラッチ間に主従関係があることを示す意
図からではなく、フリップ・フロップの用語を用いて２
つのラッチを区別する為であることに留意されたい。

同様に、これらのラッチ（３６）及び（３８）のＱ出力
は、夫々導線ＱＭ及びＱＳに出力される。

リッチ・ラッチに基づ（ステート・マシンは、第４図の
ステート・マシン（４０）に示すように異なる構成にす
る必要がある。ステート・マシン（４０）では、２つの
略同様の論理ブロック（１８）及び（１８’）を用いて
リッチ・ラッチ（ＬＬ）回路（４２）を設定する。リッ
チ・ラッチ回路（４２）の出力は、論理ブロック（１８
）及び（１８’）の第２入力端に直接帰還される。

更に、ステート・マシンの入力りは、２つの論理ブロッ
クに直接入力される。第４図では、接続された同一の入
力りが両輪環ブロックに供給されているが、別々の入力
信号を両輪環ブロックに供給しても良い０両輪環ブロッ
クの出力端２は、夫々反対のリッチ・ラッチのデータ入
力端に交差接続している。即ち、リッチ・ラッチ（４２
）の出力ＱＳからの帰還を受ける論理ブロック（１８’
）の出力端Ｚは、データ入力端ＤＭに接続され、他方、
論理ブロック（１８）の出力端２は、リッチ・ラッチ（
４２）のデータ入力端ＤＳに接続されている。このよう
に、ステート・マシン（４ｏ）は、論理ブロック回路の
重複を必要としているように見えるかも知れない。

第３図のリッチ・ラッチ（３４）は、この回路の出力と
してラッチの出力をマルチプレクサで選択せず、両ラッ
チ出力をこの回路の出力とする点を除けば、第１図のフ
リップ・ラッチ（２２）と同様に動作する。リッチ・ラ
ッチ（３４）の状態は、クロック信号ＣＫが「高」状態
のときにはマスク・ラッチ（３６）の状態として定義さ
れ、クロック信号が「低」状態のときにはスレーブ・ラ
ッチ（３８）の状態として定義される。リッチ・ラッチ
には２つの入力と２つの出力があるので、フリップ・フ
ロシブ及びフリップ・ラッチを使用した標準的なステー
ト・マシンの設計に対して、状態要素手段としてリッチ
・ラッチを使用するには、第４図に示すように設計変更
しなければならない。

同様の論理ブロック（１８）及び（１Ｂ’）を用いた第
４図のステート・マシン（４０）において、クロック・
レベルがｒ高」のとき、現在の状態は、ラッチ（３６）
の如きマスク・ラッチに保持されている。出力端ＱＭに
接続された論理ブロック（１８）は、次の状態データを
計算し、このデータがラッチ（３８）の如きスレーブ・
ラッチのＤ入力端に供給される。

クロック・レベルが「低」状態になると、スレーブ・ラ
ッチ（３８）がこの新しい状態を保持し、第２の論理ブ
ロック（１８’）が次の新しい状態を計算してマスク・
ラッチ（３６）の入力端に供給する。ＭＵＸ　（マルチ
プレクサ）（４４）は、クロック信号ＣＫのレベルに応
じて、ステート・マシン（４０）の出力として論理ブロ
ック（１８）及び（１Ｂ’）の適当な出力Ｙを選択する
。よって、帰還信号は、適当なマスク・ラッチ又はスレ
ーブ・ラッチと適当な論理ブロックとの間を直接伝達さ
れることが理解されよう、従って、論理ブロックを通過
した所定の帰還信号を適当なラッチ入力として供給する
際にマルチプレクサを必要としない。

リッチ・ラッチ（３４）の動作は、第６図に示している
。この場合、クロック信号ＣＫの状態に応じてＤＭ線及
びＤＳ線上に交互にデータが入力され、他方、データを
受けない入力端は、どちらの論理状態であっても良い（
即ち「ドントケア」の状態）、ＱＭ比出力びＱＳ出力は
、第５図に於けるフリップ・ラッチ（２２）のラッチ（
２４）及び（２６）のＢ出力及びＣ出力と夫々同様であ
る。リッチ・ラッチ（３４）の定義杖Ｊ！ＩＱは、クロ
ック信号ＣＫが「高」のときＱＭ比出力状態に等しく、
クロック信号ＣＫが「低」のときＱＳ出力の状態に等し
い、このリッチ・ラッチ（３４）の定義状態Ｑは、第５
図のフリップ・ラッチ（２２）の状態Ｑに等しいことは
明白である。

以上をまとめると、フリップ・ラッチ（２２）及びリッ
チ・ラッチ（３４）をステート・マシンに用いることに
より、ステート・マシンの状態遷移率を高めたり、クロ
ック周波数を低減させたり、又は両方の効果を達成する
ことが出来る。更に、フリップ・ラッチ（２２）のデー
タ伝播遅延は、ラッチ（２４）又は（２６）の伝播遅延
及びＭＵＸ（２Ｂ）の伝播遅延の和に略等しい。ＭＵＸ
（２８）の伝播遅延時間は、通常、ラッチの遅延時間以
下なので、フリップ・ラッチ（２２）の伝播遅延は、マ
スク・スレーブ型フリップ・フロップの伝播遅延より僅
かに短くなる。リッチ・ラッチ（３４）の伝播遅延は、
１個のラッチ（３６）又は（３８）の伝播遅延である。

従って、リッチ・ラッチ（３４）の伝播遅延は、フリッ
プ・フロップ回路又はフリップ・ラッチ回路の伝播遅延
の約半分程度となる。従って、本発明によれば、遅延よ
って制限されているステート・マシンの状態遷移率を更
に高速化することが出来る。

ステート・マシンを設計する際に、フリップ・ラッチ及
びリッチ・ラッチを第２図及び第４図のように相互に組
み合わせることは容易である。フリップ・ラッチの出力
端をリッチ・ラッチのＤＭ及びＤＳ入力端の両方に接続
することにより、フリップ・ラッチ及びリッチ・ラッチ
を接続し得る。

リッチ・ラッチの１対の出力を、マルチプレクサを用い
てクロック信号に応じて適当に選択することにより、フ
リップ・ラッチの１つの入力として供給することも出来
る。

以上のような新規な構成のステート・マシンを実現する
には、従来のフリップ・フロップに基づくステート・マ
シンと比較して構成要素を追加する必要が生じる。フリ
ップ・ラッチは、マルチプレクサを追加要素として含み
、リッチ・ラッチは、論理ブロックを２つ必要とする。

しかし、このような手段を設けることは、追加パイプラ
イン段（追加状態要素手段）を追加し、高速化する従来
の技術より格段に容易に実現し得る。特に、高速のステ
ート・マシンでは、既にパイプライン化が高度に進んで
いるので、本発明の構成は特に有効となる。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱することなく必要に応じて種々の変
形及び変更を実施し得ることは当業者には明らかである
。例えば、第４図のステート・マシン（４０）の機能の
一部を最大状態遷移率で動作させる必要のない場合には
、論理ブロック（１８）及び（１８’）は、少々機能が
異なるものでも良い。この場合、一方の論理ブロックで
実現される機能は、他方の論理ブロックとは違い、状態
遷移サイクルの一方の遷移毎にのみ動作することになる
。

〔発明の効果〕

本発明によれば、ステート・マシンの状態要素手段とし
て、２つのラッチを並列構成とし、クロック信号の状態
に応じて交互にイネ−ブル状態とすることにより、クロ
ック信号の各エツジ（立ち上がり及び立ち下がり）に応
じて状態遷移を可能にし、状態遷移率を従来の２倍に出
来るので、高速なステート・マシンを実現出来る。また
、２つのラッチの出力をマルチプレクサで選択して論理
要素手段に帰還することにより、伝播遅延時間も従来よ
り短縮される。更に、論理要素手段として２つの論理手
段を設け、２つのラッチの出力が夫々帰還される論理手
段の出力を夫々逆のラッチの入力とするように接続する
ことにより、帰還路のマルチプレクサの必要性をなくし
、更に高速のステート・マシンを実現することが出来る
。

【図面の簡単な説明】

第１図は、本発明のステート・マシンに好適な状態要素
手段の一実施例のブロック図、第２図は、第１図の手段
を利用した本発明のステート・マシンの一実施例のブロ
ック図、第３図は、本発明のステート・マシンに好適な
状態要素手段の他の実施例のブロック図、第４図は、第
３図の手段を利用した本発明のステート・マシンの他の
実施例のブロック図、第５図は、第１図の状態要素手段
の動作を説明する為の波形図、第６図は、第３図の状態
要素手段の動作を説明する為の波形図、第７図は、従来
の状態要素手段の一例を示すブロック図、第８図は、第
７図の回路の動作を説明する為の波形図、第９図は、第
７図の回路を利用した従来のステート・マシンの一例の
ブロック図である。 （１８）は論理要素手段、（２４）及び（３６）は第１
ラッチ手段、（２６）及び（３８）は第２ラッチ手段、
（２８）は選択手段（マルチプレクサ）、（２２）及び
（３２）はフリップ・ラッチ（ＦＬ）、（３４）及び（
４２）はリッチ・ラッチ（ＬＬ）である。 代 理 人 松 隈 秀 盛 ＦＩＧ、　１ ＦＩＧ、２

Claims (1)

1. 【特許請求の範囲】 １、入力論理信号に対して所定の論理関数で表される出
   力論理信号を発生する論理要素手段と、該論理要素手段
   の出力論理信号の少なくとも一部を受け、クロック信号
   に応じて状態出力信号を発生する状態要素手段とを有し
   、上記状態出力信号を上記論理要素手段の入力端に帰還
   するようにしたステート・マシンにおいて、 上記状態要素手段は、夫々入力端に上記論理要素手段の
   出力論理信号を受け、上記クロック信号によって夫々駆
   動されて上記状態出力信号を出力する第１及び第２ラッ
   チ手段を具え、該第１及び第２ラッチ手段は、上記クロ
   ック信号の状態に応じて交互にイネ−ブル状態となるこ
   とを特徴とするステート・マシン。 ２、上記第１及び第２ラッチ手段の出力信号を受け、該
   出力信号の何れか一方を上記クロック信号の状態に応じ
   て上記状態出力信号として選択する選択手段を更に具え
   ることを特徴とする請求項１記載のステート・マシン。 ３、上記論理要素手段は、第１及び第２論理手段を含み
   、上記第１論理手段の入力端及び出力端は、上記第１ラ
   ッチ手段の出力端及び上記第２ラッチ手段の入力端に夫
   々接続され、上記第２論理手段の入力端及び出力端は、
   上記第２ラッチ手段の出力端及び上記第１ラッチ手段の
   入力端に夫々接続されていることを特徴とする請求項１
   記載のステート・マシン。