JPH02278348A - マイクロコンピュータの誤動作防止装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、マイクロコンピュータの誤動作防止装置に関
する。

〈従来の技術〉 従来の自動車用制御装置等におけるマイクロコンピュー
タの誤動作防止装置としては、所定の条件でＣＰＵにリ
セット信号を出力するものが知られている。

具体的には、ＣＰＵにおいて、プログラムに従って所定
ルーチン通過毎に信号レベル（Ｈ−Ｌ）を反転して、プ
ログラムラン信号を作成し、プログラムラン信号監視回
路にて、モニターして、その信号が所定時間間隔に反転
しない場合に、プログラム暴走とみなして、リセット信
号を発生させ、ＣＰＵをリセットしていた（特開昭６２
−４９４６８号公報等参照）。

〈発明が解決しようとする課題〉 しかしながら、このような従来の装置にあっては、プロ
グラムラン信号の異常時などにＣＰＵをリセットしても
、ＣＰＵ内容回路がラッチアップ状態（素子飽和状Ｍ）
に至っているときは、初期化リセットのみでは、ＣＰＵ
が正常に復帰できない場合があるという問題点があった
。

本発明は、このような従来の問題点に鑑み、プログラム
暴走等からの復帰を確実に行いうるマイクロコンピュー
タの誤動作防止装置を提供することを目的とする。

く課題を解決するための手段〉 このため、本発明は、所定の条件でＣＰＵにリセット信
号を出力するリセット手段を備えるマイクロコンピュー
タの誤動作防止装置において、前記リセット手段ムこよ
るリセット期間中の少なくとも一時期にＣＰＵへの電源
を遮断する電源遮断手段を設ける構成とする。

尚、前記リセット手段としては、ＣＰＵからのプログラ
ムラン信号を監視してその異常時にリセット信号を出力
させるプログラムラン信号監視回路を挙げることができ
る。

く作用〉 上記の構成においては、ＣＰＵのリセット時に、同時に
、その少なくとも一時期に、ＣＰＵへの電源を遮断する
ので、プログラム暴走時等のりセント動作を確実に行う
ことができ、信頼性が向上する。

〈実施例〉 以下に本発明の一実施例を図面に基づいて説明する。

第１図は回路構成図、第２図は第１図中の各点ａ　−ｄ
の信号波形図である。

ｃｐｕｉは、プログラムに従って所定ルーチン通過毎に
信号レベル（Ｈ−Ｌ）を反転して、プログラムラン信号
（Ｐ−ＲＵＮ）を作成して出力し、プログラムラン信号
監視回路２に送っている。

プログラムラン信号監視回路２は、プログラムラン信号
をモニターして、その信号が所定時間間隔に反転しない
場合に、プログラム暴走とみなして、リセット信号発生
回路３より、一定時間中のＬレベルのリセット信号（１
７丁）を発生させ、ＣＰＵＩの丁丁丁端子に送るように
なっている。

尚、プログラムラン信号監視回路２及びリセット信号発
生回路３がリセット手段を構成する。

一方、ＣＰＵＩへの電源電圧供給のため、ＣＰＵ１のＶ
ＣＣ端子に定電圧ＶＣＣが印加されるが、トランジスタ
４に介して印加されるようにしである。

このトランジスタ４は、通常は、そのベースに接続され
たトランジスタ５がＯＮとなっていて、導通している。

そして、リセット信号発生回路３の出力端を立下り検出
回路６に接続し、この立下り検出回Ｈ６の出力端をワン
ショットパルス発生回路７に接続しである。更に、この
ワンショットパルス発生回路７の出力端をトランジスタ
５のベースに接続しである。

ここで、トランジスタ４，５．立下り検出回路６及びワ
ンショットパルス発生回路７が電源遮断手段を構成する
。

従って、ＣＰＵＩが暴走し、プログラムラン信号に異常
を生じた場合は、プログラムラン信号監視回路２を介し
リセット信号発生回路３からリセット信号が出力され、
これによりＣＰＵＩがリセットされる。

同時に、リセット信号は立下り検出回路６に人力されて
、その立下りが検出され、ワンショットパルス発生回路
７よりワンショットパルスが出力される。このワンショ
ットパルスの時間巾はリセット信号の時間巾より短く設
定されている。

このワンショットパルスによりトランジスタ５がＯＦＦ
となる結果、トランジスタ４が非導通となり、ＣＰＵＩ
への電源が遮断され、ＣＰＵＩのＶＣＣ端子はＯ■とな
る。

これにより、ＣＰＵ内容回路がラッチアンプ状態に至っ
ていて、初期化リセットのみではＣＰＵ１が正常に復帰
できない場合でも、リセット動作を確実に行うことがで
きる。

ＣＰＵＩへの電源の遮断はりセント期間の全期間でもよ
いが、本実施例では、−時期のみとしている。これは次
の理由による。

リセット期間の全期間にて電源を遮断すると、リセット
期間中ＣＰＵのクリスタル発振動作が停止して、リセッ
ト解除後、クリスタルが正常発振に戻るまで時間がかか
り、復帰動作時間がのびるからである。

尚、リセット手段としては、プログラムラン信号を監視
してその異常時にリセット信号を出力するものの他、電
源電圧の瞬低時等にリセット信号を出力するものでもよ
く、このものにも本発明を適用しうる。

〈発明の効果〉 以上説明したように本発明によれば、ＣＰＵのリセット
期間中の少なくとも一時期にＣＰＵへの電源を遮断する
ので、プログラム暴走時等のリセット動作を確実に行う
ことができ、信顧性が向上するという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図、第２図は
第１図中の各点の信号波形図である。 ｌ・・・ＣＰＵ　　　２・・・プログラムラン信号監視
回路　　３・・・リセット信号発生回路　　４．５・・
・トランジスタ　　６・・・立下り検出回路　　７・・
・ワンショット回路 特許出願人　日本電子機器株式会社 代　理　人　弁理士　笹島　富二雄

Claims (2)

【特許請求の範囲】
1. （１）所定の条件でＣＰＵにリセット信号を出力するリ
   セット手段を備えるマイクロコンピュータの誤動作防止
   装置において、前記リセット手段によるリセット期間中
   の少なくとも一時期にＣＰＵへの電源を遮断する電源遮
   断手段を設けたことを特徴とするマイクロコンピュータ
   の誤動作防止装置。
2. （２）前記リセット手段が、ＣＰＵからのプログラムラ
   ン信号を監視してその異常時にリセット信号を出力させ
   るプログラムラン信号監視回路を備えるものである請求
   項１記載のマイクロコンピュータの誤動作防止装置。