JPH02278356A - 主記憶装置の試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はシステム内の主記憶装置の試験方式に関し、特
にシステム立ち上げ時の主記憶装置の試験方式に関する
ものである。

［従来の技術］ 従来の主記憶装置の試験方式は、システムを立ち上げた
後で主記憶装置の不良が発見されると余計な時間を費や
すことになるので、不良の早期発見、早期修理を行うた
め、システムを立ち丘げろ前に主記憶装置の試験を行う
ものとなっている。

［発明が解決しようとする課題］ このような従来の主記憶装置の試験方式は、システムを
立ち上げる前に主記憶装置の試験を行うので、主記憶装
置の容量が増大すると試験時間もそれにつれて増大し、
従ってシステムの立ち上げも遅くなってシステムめ運用
サービス開始が遅れるという問題があった。

［課題を解決するための手段］ このような課題を解決するために本発明に係る主記憶装
置の試験方式は、システムの処理を行うプログラムとデ
ータとが格納された主記憶装置内の第１のメモリおよび
第２のメモリと、上記プログラムの立ち上げに先立ち上
記第１のメモリの試験を行う第１の試験手段と、この第
１の試験手段による試験結果が正常であるとき上記第２
のメモリの試験を行う第２の試験手段と、この第２の試
験手段による試験が開始されたとき上記プログラムの立
ち上げを行う制御手段と、上記第２の試験手段による試
験結果に応じて上記プログラムによる処理を実行するか
否かを判断する判断手段とを備えたものである。

［牛用］ システムの処理を行うプログラムの立ち上げに先立ち、
第１の試験手段は第１のメモリの試験を行う。これが終
了すると第２の試験手段は第２のメモリの試験を行い、
制御手段はソフトウェアの立ち上げを行う。この結果、
第２の試験手段による第２のメモリの試験と制御手段に
よるプログラムの立ち上げ処理とが並行して実行される
。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明に係る主記憶装置の試験方式の一実施例
を示すブロック構成図である。同図において、１は中央
処理装置、２は中央処理装置１と接続された主記憶装置
である。そして、中央処理装置１と主記憶装置２とから
このシステムは構成されている。また、中央処理装置１
は、次のように構成されている。すなわち、中央処理装
置１内において、１１は主な制御を行う主制御部、１２
はメモリのアクセスと行うメモリアクセス制御部、１３
はメモリ試験を実行するメモリ試験部、１４はメモリ試
験結果を表示する表示レジスタ、ａおよびｂはそれぞれ
後述するメモリ試験を起動するための試験起動信号であ
る。また、主記憶装置２は次のように構成されている。

すなわち、主記憶装置２内において、２１はシステムの
立ち上げ当初に必要なプログラムやデータを記憶する立
ち上（す領域（第１のメモリ）、２２はシステムの立ち
上げ当初は不要であるが立ち上げ以降に実行されるプロ
グラムやデータを記憶する拡張領域（第２のメモリ）、
２３はメモリアクセス制御部１２により制御されて立ち
上げ領域２１および拡張領域２２の制御を行うメモリ制
御部である。なお、拡張＃ｉ、域２２は、立ち上げ領域
２１に比較して大きな記憶容量を有していて、機能が追
加されるにつれて記憶容量が増大する領域であり、従っ
て試験時間がかかる記憶領域である。

そして、メモリ試験部１３は試験起動信号ａを受信する
と、メモリアクセス制御部１２を介して主記憶装置２に
対してアクセスし、立ち上げ領域２１およびメモリ制御
部２３を試験する（第１の試験手段）。なお、この立ち
上げ領域２１およびメモリ制御部２３の試験内容につい
ては、公知のメモリ試験内容と同様である。また、メモ
リ試験部１３は、主制御部１１から試験起動信号すを受
信すると、メモリアクセス制御部１２を介して主記憶装
置２に対してアクセスし、拡張領域２２を同様に試験す
る（第２の試験手段）。

そして、上記いずれの試験の場合もメモリ試験部１３は
、表示レジスタ１４アクセスしてその試験結果を表示す
る。

なお、メモリアクセス制御部１２は、主制御部１１およ
びメモリ試験部１３からのアクセス要求に従って主記憶
装置２に対する書き込みまたは読みだし制御を行うもの
であるが、主制御部１１とメモリ試着部１３とから同時
にアクセス要求がある場合は、主制御部１１からのアク
セス要求を優先して受は付けるようにするものとなって
いる。

以上のように構成された主記憶装置の試験方式について
、第２図ないし第３図のフローチャートに基づいてその
詳細な動作を説明する。

第２図は、中央処理装置１のスタートアップ動作、すな
わちシステムの処理を行うプログラム（以下、ソフトウ
ェアという）を立ち上げる前に行うメモリ試験のフロー
チャートである。電源投入や起動スイッチ（図示せず）
が押下されると中実処理装置１内の主制御部１１はメモ
リ試験部１３に対して試験起動信号ａを送信する。メモ
リ試験部１３はこれを受信してメモリ試験を実行する。

すなわち、メモリ試験部１３はステップ３１で予め定め
られた立ち上げ領域２１とメモリ制御部２３との試験を
行う。この立ち上げ領域２１はソフトウェア立ち上げに
必要な最小限のメモリ領域である。

次に、このメモリ試験が終了するとメモリ試験部１３は
、表示レジスタ１４にこの試験結果を設定する。一方主
制御部１１は、ステップ３２でこのメモリ試験終了する
まで待ち、これが［Ｙ」のとき、すなわちメモリ試験部
１３によって表示レジスタ１４に設定された試験結果を
検出したとき、ステップ３３でこの結果が正常であるか
否かを判断する。これが「Ｙ」のとき、すなわち正常で
あれば主制御部１１は、ステップ３４でシステムの立ち
上げ制御、すなわちブートストラップ動作を起動してシ
ステムの処理を行うソフトウェアに制御を渡すとともに
、ステップ３５で拡張領域２２の試験起動、すなわちメ
モリ試験部１３に対して試験起動信号ｂ３送信してシス
テム立ち上げ状態に移行する。ステップ３３で「Ｎ」の
とき、すなわち異常であればステップ３６でエラー表示
を行い試験を停止する。

第３図は、システム立ち上げ状態以降、すなわちスター
トアップ動作以後のソフトウェア命令に従った主制御部
１１のフローチャートである。まず、ステップ４１での
システム立ち上げ処理を行う。この処理は、既に試験さ
れた立ち上げ領域２１内に格納されたソフトウェアによ
って遂行されるシステムの初期設定処理である。次に、
ステップ４２で拡張領域２２の試験の終了、すなわちス
テップ３５で起動されたメモリ試験部１３が行う試験の
結果が表示レジスタ１４に設定されているか否かを検出
し、これが「Ｎ」のときは終了するまで待ち、「Ｙ」の
とき、すなわち検出されればステップ４３でこの試験結
果が正常であるか否かを判断する。これが「Ｙ」、すな
わち正常であるときはステップ４４で拡張領域２２を使
用してシステムの運用処理を開始する。なお、このとき
ステップ４１で実行されたシステム立ち上げ処理が終了
していないときは、この立ち上げ処理を続行しこれが終
了後システムの運用処理を開始する。

ステップ４３で「Ｎ」、すなわち試験結果が異常であれ
ばステップ４５でエラー表示を行う。そして−この試験
結果の内容を解析して、ステップ４６でこの内容がデグ
レードしてもシステムの運用か可能であるか否かを判断
する。これが「Ｎ」、すなわち致命的なエラーであると
きはシステムの処理を停止し、「Ｙ」のとき、すなわち
一部のメモリ不良等でシステムを縮小して立ち上げるこ
とが可能であるときは、ステップ４４に移行してシステ
ムの運用処理を開始する。

以上説明したように、システムの立ち上げに先立ち、予
め記憶容量の小さな立ちＬげ領域２１を試験してこれが
終了すると、記憶容量が大きく、従って試験時間がかか
る拡張領域２２の試験とシステムの立ち上げ処理とを並
行して実行するようにしたものである。

［発明の効果］ 以−Ｆ説明したことから明らかなように、本発明に係る
主記憶装置の試験方式によれば、システム立ち上げに先
立ち第１の試験手段が主記憶装置内の第１のメモリを試
験し、これが終了すると第２の試験手段は主記憶装置内
の第２のメモリを試験し、制御手段はシステムの処理を
行うプログラムを立ち上げるように構成したので、メモ
リ試験とプログラムの立ち上げ処理とが並行して実行で
き、主記憶装置の記憶容量が増大しても、システムの運
用サービス開始か遅くならないという効果がある。また
同時に、主記憶装置の不良の早期発見、早期修理も行え
るという効果がある。

【図面の簡単な説明】

第１１図は本発明に係る主記憶装置の試験方式の一実施
例を示すブロック構成図、第２図ないし第３図はこの動
作説明に供するフローチャートである。 １・・・・中央処理装置、２・・・・主記憶装置、１１
・・・・主制御部、１２・・・・メモリアクセス制御部
、１３・・・・メモリ試験部、１４・・・・表示レジス
タ、２１・・・・立ち上げ領域、２２・・・・拡張領域
、２３・・・・メモリ制御部、ａ、ｂ・・・・試験起動
信号。

Claims (1)

1. 【特許請求の範囲】 システムの立ち上げ時における主記憶装置の試験方式に
   おいて、 前記システムの処理を行うプログラムとデータとが格納
   された前記主記憶装置内の第１のメモリおよび第２のメ
   モリと、 前記プログラムの立ち上げに先立ち前記第１のメモリの
   試験を行う第１の試験手段と、 前記第１の試験手段による試験結果が正常であるとき前
   記第２のメモリの試験を行う第２の試験手段と、 前記第２の試験手段による試験が開始されたとき前記プ
   ログラムの立ち上げを行う制御手段と、前記第２の試験
   手段による試験結果に応じて前記プログラムによる処理
   を実行するか否かを判断する判断手段と を備え、前記第２の試験手段によるメモリ試験と前記プ
   ログラムの立ち上げ処理とを並行して行うようにしたこ
   とを特徴とする主記憶装置の試験方式。