JPH02278734A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路装置に係り、特にＴ極パッド部
や保護抵抗部に於ける電流のリーク防止に関する。

（ロ）従来の技術 第３図は、抵抗及びダイオードを用いた入力保護回路の
回路図である。入力パッド（１）は、保護抵抗（２）を
介して入力バッファ（３）に接続され、この人力バッフ
ァ（３）の出力が集積回路装置の内部回路に供給きれる
。そして、保護抵抗（２）と入力バッファ（３）との間
は、一対のダイオード（４）（５）が電源と接地とに夫
々逆方向接続される。このような構成に依れば、入力電
位を電源電位と接地電位との間に補償し、保護回路とし
て働く。

次に第４図は、抵抗及びＭｏＳトランジスタを用いた入
力保護回路の回路図である。この入力保護回路に於いて
は、第３図のダイオード（４）（５）に換えてＭＯＳト
ランジスタ（６）が接続される。即ち、抵抗（２）と大
力バッファ（３）との接続点がＭＯＳトランジスタ（６
〉を介して接地され、ＭＯ３Ｉ−ランジスタ（６）のゲ
ートがそのソースに接続される。従って、入力電位が高
くなり、抵抗（２）と出力バッファ（３〉との間の電位
がＭＯＳトランジスタ（６）のソース・ドレイン間耐圧
電位以下に補償される。

第５図は、上述の如き入力保護回路を備えた半導体集積
回路装置の要部平面図であり、第６図は第５図に示すｘ
−ｘ’線断面図である。

Ｎ型の半導体基板（１０）の表面には、ＳｉＯ，からな
る絶縁層（１１）を介してＰｏ１ｙ−５ｉからなる抵抗
（１２）が形成される。そして、ＰＳＧからなる層間絶
縁層（１３）が形成され、この層間絶縁層（１３）上に
Ａ！からなる配線（１４）が形成される。この配線（１
４）は、半導体基板（１０）の端部まで延在されてパッ
ド（１５）を構成すると共に、抵抗（１２）の上部まで
延在され、層間絶縁膜（１３）に設けられたコンタクト
ホール＜１６）を介して抵抗（１２〉に接続される。さ
らに、パッド（１５）領域を除く領域にＳｉＮからなる
表面保護層（１７）が形成される。

そして、パッド（１５）に金線等のワイヤ（１８）がボ
ンディングされて入力信号が供給される。

くハ）発明が解決しようとする課題 上述の如き半導体集積回路装置に於いては、高集積化に
伴なって絶縁層（１１）及び層間絶縁層（１３）の層厚
が薄くなると、抵抗（１２）、配線（１４）及びパッド
（１５）と半導体基板（１０）との間の耐圧が低下する
虞れがある。この耐圧の低下に依り、抵抗（１２）やパ
ッド（１５）から半導体基板（１０）側に電流がリーク
し易くなり、装置の信頼性を低下させる。

特に、抵抗（１２）の抵抗値が高くなると、パッド（１
５）側からの電流が抵抗（１２）を通らずに半導体基板
（１０）に流れ易くなる。

また、ワイヤ（１８）をパッド（１５）上にボンディン
グする際、ボンディングの圧力に依って絶縁膜（１１）
や層間絶縁膜（１３）或いは表面保護膜（１７）にクラ
ックが入り、パッド（１５）と半導体基板（１０）との
間の耐圧を低下させる場合がある。

そこで本発明は、パッド（１５）や抵抗（１２）からの
電流のリークに起因する信頼性の低下を防止することを
目的とする。

（ニ）課題を解決するための手段 本発明は上述の課題を解決するためのもので、−導電型
の半導体領域上に絶縁層を介して導体或いは半導体の配
線層を形成してなる半導体集積回路装置に於いて、上記
配線層の形成される半導体領域中に逆導電型の拡散領域
を形成すると共に、この拡散領域を上記配線層と同一電
位とし、上記配線層から上記絶縁層を通して上記半導体
領域側への電流の漏−れを防止することを特徴とする。

（＊）作用 本発明に依れば、配線層の下に設けた拡散領域を配、１
ｉ層と同一の電位にバイアスすることで、配線層と拡散
領域との間の電位差がなくなり、絶縁層の耐圧が劣化し
た場合でも、配線層から半導体領域への電流のリークが
生じることがなくなる。

くべ）実施例 本発明の一実施例を図面に従って説明する。

第１図は本発明半導体集積回路装置の要部平面図であり
、第２図は第１図に示すｘ−ｘ’線断面図である。これ
らの図は、第５図及び第６図と同様に抵抗（１２）、パ
ッド（１５）及びこれに連続する配線（１４）部分°を
示しており、第５図及び第６図と同一部分には同一符号
が付しである。

本発明の特徴とするところは、抵抗（１２〉及びパッド
（１５）の形成される領域にＰ−Ｗｅｌｌ領域（２０）
を形成し、乙のＰ−Ｗｅｌｌ領域（２０）を抵抗（１２
）やパッド（１５）と同一の電位とすることにある。即
ち、抵抗（１２）及びパッド（１５）を形成すべき領域
に、他のＰ−Ｗｅｌｌ領域と同一の工程でＰ−Ｗｅｌｌ
領域（２０）が形成された後、このＰ−Ｗｅｌｌ領域（
２０）内に抵抗（１２）及びパッド（１５〉が形成され
、抵抗（１２）に接続される配線（１４〉が絶縁膜（１
１）の開口部（２１）からＰ−Ｗｅｌｌ領域（２０）に
接続される。尚、Ｐ−Ｗｅｌｌ領域（２０）の配線（１
４）が接続される領域には、コンタクト抵抗を低減させ
るため、Ｐ−Ｗｅｌｌ領域（２０〉より高濃度のＰ＋領
域（２２〉が形成されている。従って、Ｐ−Ｗｅｌｌ領
域（２０）の電位が抵抗（１２）及びパッド（１５）の
電位の変動に追従し、抵抗（１２）及びパッド（１５）
の電位と略同−電位となるため、電流のリークが発生し
にくく、仮に抵抗（１２）やパッド（１５）から電流が
Ｐ−Ｗｅｌｌ領域（２０）にノークしたとしても、半導
体基板（１０〉上に形成される他の素子の動作に支障を
来すことはない。

このような構造の半導体集積回路装置は、Ｐ　−Ｗｅｌ
ｌ領域（２０）やＰ＋領域（２２）を、この半導体基板
（１０）上に形成される他の素子を形成する際の各工程
で同時に形成することが可能であるため、新たな工程の
追加を伴うことなく、従来の工程をそのまま用いて製造
できる。ただし、通常のＰ−Ｗｅｌｌ領域は、一般に接
地電位に固定されるものであり、リーク電流を受けるた
めのＰ−Ｗｅｌｌ領域（２０）は他の領域と電気的に分
離して島状に形成する必要がある。

尚、本実施例に於いては、リーク電流を受けるＰ　−Ｗ
ｅｌｌ領域（２０）を入力保護回路の抵抗（１２）及び
パッド（１５）部分に設ける場合を例示しているが、入
力保護回路とは関係のない抵抗に対してや、パッドのみ
に対して上述の如きＰ−Ｗｅｌｌ領域（Ｐ型の基板に対
してはＮ−Ｗａｌｌ領域となる）を形成することに依り
リーク電流対策を施すことも可能である。

（ト）発明の効果 本発明に依れば、半導体基板上に絶縁層を介して形成さ
れる配線層から電流のリークが防止でき、配線層と半導
体基板との間の耐圧の劣化に依る信頼性の低下を防止で
きる。

さらに、パッド部分へのワイヤのポンディングの際に絶
縁層にクラックが入り、パッドから半導体基板に電流が
リークしたとしても、半導体基板上に形成された他の素
子の動作に支障を来すことはなく、製造時の歩留りの向
上が望める。

【図面の簡単な説明】

第１図は本発明半導体集積回路装置の要部平面図、第２
図は第１図の断面図、第３図及び第４図は入力保護回路
の回路図、第５図は従来の半導体集積回路装置の要部平
面図、第６図は第５図の断面図である。 第１図 第３図 第２図 第４図 １ｏ：季桐Ｉ裁 １１　’　５ｉ０２逆縛１ 】２−ＰｏＬｙ−５ｉ　ＪＢ机 ＋３：　ＰＳＧ／ｉ閏絶坊１ １４−　△し　自を美力（ １５；　　）＼°７ド １６二　　コン９７ト本−ル １７；　Ｓ；Ｎ＆ｅηＪ（象１　膚 １８：　　ワイヘＰ ２０；　　Ｐ−ＷｅＬＬ領１人 ２に　関　口（ア ２２；　Ｐ″４１入 １；　入ｎへ°７ド ２：（月１爪坑 ３：　入カバ、ｙ］１ 亀）　　２−４オード ６：　　ＭＯＳトランジスタ

Claims (3)

【特許請求の範囲】
1. （１）一導電型の半導体領域上に絶縁層を介して導体或
   いは半導体の配線層を形成してなる半導体集積回路装置
   に於いて、 上記配線層の形成される半導体領域に逆導電型の拡散領
   域を形成すると共に、 この拡散領域を上記配線層と同一電位とし、上記配線層
   から上記絶縁層を通して上記半導体基板側への電流の漏
   れを防止せしめたことを特徴とする半導体集積回路装置
   。
2. （２）上記拡散領域は、上記半導体領域中に形成される
   他の拡散領域と電気的に分離されて島状に形成されるこ
   とを特徴とする請求項第１項記載の半導体集積回路装置
   。
3. （３）上記拡散領域に上記配線層を電気的に接続するこ
   とで上記拡散領域を上記配線層と同一電位とすることを
   特徴とする請求項第１項記載の半導体集積回路装置。