JPH02279017A - スイッチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 スイッチング回路、特にスイッチング出力用トランジス
タの駆動に係る損失を低減する回路に関し、 該スイッチング出力用トランジスタの出力波形の立ち下
がり時間を、そのエミッタ・ベース間容量と回路定数で
定まる自然充電に依存することな（、そのエミッタ・ベ
ース間容量を強制的に充電して、立ち下がり時間を短く
し、その駆動に係る固定損失の低減を図ることを目的と
し、コレクタが出力端子に、エミッタが電源に接続され
たスイッチング出力用トランジスタと、コレクタが該ス
イッチング出力用トランジスタのベース及び前記スイッ
チング出力トランジスタと前記電源との間の接続点に接
続された駆動出力用トランジスタとを具備し、前記駆動
出力用トランジスタの駆動出力信号を介して、前記スイ
ッチング出力用トランジスタを駆動し、前記電源を０Ｎ
／ＯＦＦするスイッチング回路において、少なくとも前
記接続点の駆動出力用トランジスタにそれぞれコレクタ
・エミッタが接続された充電制御用トランジスタと、前
記充電制御用トランジスタのベースに接続され、このト
ランジスタの０Ｎ／ＯＦＦを制御するトランジスタ制御
手段から成る波形改善回路を設け、前記駆動出力用トラ
ンジスタがＯＦＦしたとき、前記トランジスタ制御手段
によって前記充電用トランジスタと一時的にオンさせ、
このとき該充電制御用トランジスタに流れる電流を前記
スイッチング出力用トランジスタのベースに供給するこ
とを含み構成する。

〔産業上の利用分野〕

本発明は、スイッチング回路に関するものであり、更に
詳しく言えばスイッチング出力用トランジスタの駆動に
係る損失を低減する回路に関するものである。

近年、携帯用電子機器や自動車等の電子制御機器に二次
電圧を得るためのスイッチングレギュレータ（ＤＣ−Ｄ
Ｃコンバータ）が搭載されている。

このスイッチングレギュレータは、入力側の電力を効率
良く出力側に伝送する必要がある。そこで、スイッチン
グ出力用トランジスタで消費する電力を極力抑制できる
スイッチング回路の要望がある。

〔従来の技術〕

第５，６図は、従来例に係る説明図である。

第５図は、従来例のスイッチング回路を用いたスイッチ
ングレギュレータに係る回路図を示している。

図において、スイッチングレギュレータは、電源２１に
接続されたスイッチング出力用トランジスタＱ２１と、
該スイッチング出力用トランジスタＱ２１に抵抗Ｒ２２
，Ｒ２１を介して接続された駆動出力用トランジスタＱ
２２から成るスイッチング回路２０と、ダイオードＤ３
．チョークコイルＣＨ２及び平滑コンデンサＣ３から成
る平滑回路と、その他直流出力を安定化させるための誤
差増幅器２２及びコンパレータ２３から構成されている
。

その回路動作は、電源２１の電圧、すなわちスイッチン
グ出力用トランジスタＱ２１の入力電圧ＶＩＮを駆動出
力用トランジスタＱ２２の０Ｎ１０ＦＦにより、−旦高
周波パルスに変換し、これを再びダイえ−ドＤ３．チョ
ークコイルＣＨ２゜平滑コンデンサＣ３によって安定化
する。これにより、直流出力電圧Ｅを出力するものであ
る。その出力電圧Ｅは、抵抗Ｒ２３，Ｒ２４によって分
割され、その分割電圧が誤差増幅器２２に帰還をされる
。これにより、得られた誤差電圧をＰＷＭコンパレータ
２３に入力する。このＰＷＭコンパレータ２３のもう一
方に発振器より得られた三角波Ｏ８Ｃを入力し、それら
を比較する。これによって得られる駆動出力パルスによ
り駆動出力用トランジスタＱ２２をＯＮ１０　Ｆ　Ｆさ
せてスイッチング出力用トランジスタＱ２１の０Ｎ１０
ＦＦ時間を変える。これにより任意の直流出力電圧Ｅを
得ることができる。

〔発明が解決しようとする課題〕

第６図は、従来例に係るスイッチング回路２０の問題点
を説明する波形図である。

図において、縦軸はスイッチング出力用トランジスタＱ
２１の出力波形、横軸は時間りを示している。この出力
波形は、駆動出力用トランジスタＱ２２の駆動出力パル
スによって、電源２１の電圧ＶＩＮがスイッチング出力
用トランジスタＱ２１のコレクタに現れたものである。

Ｔａは立ち上がり時間であり、駆動出力パルスの「Ｌ」
→ｒＨ。

レベルの立ち上がりに同期するものである。Ｔｂは立ち
下がり時間であり、そのパルスのｒＨ，→ｒＬＪレベル
の立ち下がりに同期するものである。

しかし、実際の立ち上がり時間Ｔａ、立ち下がり時間Ｔ
ｂは、駆動出力用トランジスタＱ２２の駆動出力パルス
の立ち上がり時間や立ち下がり時間と一致しないことが
ある。特に、立ち下がり時間Ｔｂに遅延時間を多く含む
ことがある。これは、駆動出力用トランジスタＱ２２が
ｒＨ，→「Ｌ」レベルに変わるときに、スイッチング出
力用トランジスタＱ２１のエミッタ・ベース間容量ＣＢ
Ｅを、抵抗Ｒ２１に加わる電圧で充電することによるも
のと考えられている。この場合、抵抗Ｒ２１の抵抗値を
調整することによって、立ち下がり時間Ｔｂのを短くす
ることができるが、スイッチング出力用トランジスタＱ
２１のスイッチング動作のスピードの関係から、その調
整には限度がある。

従って、エミッタ・ベース間容量を減少させない限り立
ち下がり時間Ｔｂに係る遅延時間を改善することができ
ない。これにより、この遅延時間、すなわちエミッタ・
ベース間容量の充電時間に要する電力消費がスイッチン
グ出力用トランジスタＱ２１の固定損失Ｐｌとなる。従
って、該スイッチング出力用トランジスタＱ２１の入力
側から出力側に伝送することができる電力が、入力側の
電力Ｐからこの固定損失を差し引いたものになり、−Ｐ
ｆ 電力伝送効率η＝　　　　　　　Ｘ１００　　（％〕が
著しく低下するという問題がある。

本発明は、かかる従来例の問題点に鑑み創作されたもの
であり、スイッチング出力用トランジスタの出力波形の
立ち下がり時間を、そのエミッタ・ベース間容量と回路
定数で定まる自然充電に依存することなく、そのエミッ
タ・ベース間容量を強制的に充電して、立ち下がり時間
を短くし、該スイッチング出力用トランジスタの固定損
失の低減を図ることを可能とす°るスイッチング回路の
堤供を目的とする。

〔課題を解決するための手段〕

第１図は、本発明のスイッチング回路に係る原理図を示
している。

その回路は、コレクタが出力端子に、エミッタが電源１
に接続されたスイッチング出力用トランジスタＱ１と、
コレクタが該スイッチング出力用トランジスタＱ１のベ
ース及び前記スイッチング出力トランジスタＱ１と前記
電源１との間の接続点に接続された駆動出力用トランジ
スタＱ２とを具備し、前記駆動出力用トランジスタＱ２
の駆動出力信号！Ｂを介して、前記スイッチング出力用
トランジスタＱｌを駆動し、前記電源１を０Ｎ／ＯＦＦ
するスイッチング回路において、前記接続点の駆動出力
用トランジスタＱ２にそれぞれコレクタ・エミッタが接
続された充電制御用トランジスタＱ１３と、前記充電制
御用トランジスタＱ１３のベースに接続され、このトラ
ンジスタの０Ｎ／ＯＦＦを制御するトランジスタ制御手
段Ｄ１、ＣＩから成る波形改善回路２を設け、前記駆動
出力用トランジスタＱ２がＯＦＦしたとき、前記トラン
ジスタ制御手段Ｄ１、ＣＩによって前記充電用トランジ
スタＱ１３と一時的にオンさせ、このとき該充電制御用
トランジスタＱ１３に流れる電流を前記スイッチング出
力用トランジスタＱｌのベースに供給することを特徴し
、上記目的を達成する。

〔作用］ 本発明によれば、波形改善回路２のトランジスタ制御手
段Ｄ１、（、Ｌは駆動出力用トランジスタＱ２の駆動出
力信号ＩＢがｒＨ，レヘルのときに蓄積した電荷に基づ
いて、該駆動出力用トランジスタＱ２が「Ｈ」→ｒＬ、
レベルに変わるときに、充電用制御用トランジスタＱ１
３が「ＯＮ」してほぼ電源１の電位と同等レベルに引き
上げられたスイッチング出力用トランジスタＱ１のベー
ス電位により、直接スイッチング出力用トランジスタＱ
１のベース・エミンタ間容ＩｃＢＥを急速に充電をする
ことができる。

これにより、スイッチング出力用トランジスタＱ１の立
ち下がり時間Ｔｂを極力短くすることが可能となる。従
って、従来のようなスイッチング出力用トランジスタＱ
ｌのエミッタ・ヘース間容！！（’、ＲＰ　）−１ＦＴ
Ｂ２＄％Ａ、Ｉｊ　６　七７＋４ｒ　ＡＩＪ　＋　ｇ　
Ｊ−ｒｚ−’ｒｒ’＋　＋する電力消費を節約すること
ができ、スイッチング出力用トランジスタＱ１の固定損
失の大幅な低減を図ることが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明をす
る。

第２〜４図は、本発明の実施例に係るスイッチング回路
を説明する図であり、第２図は、本発明の実施例に係る
スイッチング回路を応用したスイッチングレギュレータ
の回路図を示している。

図において、１０はスイッチング回路であり、スイッチ
ングレギュレータの回路図の中で、破線で囲んだ部分で
ある。Ｑｌｌはスイッチング出力用トランジスタＱｌの
一実施例となるｐｎｐ型トランジスタであり、そのエミ
ッタは電源１１と、波形改善回路１２に接続されている
。また、そのコレクタはダイオードＤ２とチョークコイ
ルＣＨ１の接続した点に接続されている。さらに、その
ベースは波形改善回路１２と駆動出力用トランジスタＱ
１２のコレクタ負荷抵抗Ｒ１４に接続される。

Ｑ１２は駆動出力用トランジスタＱ２の一実施例となる
ｎｐｎ型トランジスタであり、そのベースはＰＷＭコン
パレータ１４に接続されている。

また、そのコレクタはスイッチング出力用トランジスタ
Ｑｌｌのベースにコレクタ負荷抵抗Ｒ１４を介して接続
され、そのエミッタは接地されている。

１２は波形改善回路であり、スイッチング回路１０の中
で一点鎖線で囲んだ部分である。Ｑ１３は充電制御用ト
ランジスタであり、駆動出力用トランジスタＱ１２の駆
動出力パルスがｒＨ，→「Ｌ」レベルに変化するときに
ｒＯＮＪするｎｐｎ型トランジスタである。そのコレク
タは、スイッチング出力用トランジスタＱｌｌのエミッ
タと電′ａ１１とを接続した点Ｐ４に接続され、そのベ
ースはダイオードＤ１と昇圧用のコンデンサＣとを接続
した点Ｐ２に接続されている。また、そのエミッタは先
のダイオードＤＩの他方の電極と、スイッチング出力用
トランジスタＱｌｌのベースとコレクタ負荷抵抗Ｒ１４
とを接続した点Ｐ３に接続されている。

ＤＩはダイオードであり、点Ｐ２とＰ３との間に接続さ
れ、駆動出力パルスが「Ｈ」レベルのときに２３点から
２２点に向かって充電電流ｉＣ１を流すものである。Ｃ
Ｉは昇圧用コンデンサであり、点Ｐ１とＰ２との間に接
続され、先の充電電流ｉＣ１による電荷を蓄積するもの
である。

Ｑ１４は駆動補助用トランジスタであり、駆動出力用ト
ランジスタＱ１２の補助動作をするｎｐｎ型トランジス
タである。そのコレクタは２１点に対して、コレクタ負
荷抵抗Ｒ１２を介して接続され、そのベースやエミッタ
は、駆動出力用トランジスタＱ１２のベースやエミッタ
に並列に接続されている。

Ｒ１１，Ｒ１３は抵抗であり、波形改善回路１２のＰ１
、２３点の電位を決定するものである。

抵抗Ｒ１１は２１点と２４点との間に接続され、抵抗Ｒ
１３は２１点と２３点との間に接続されている。また、
抵抗Ｒ１１，Ｒ１３と、コレクタ抵抗Ｒ１２，Ｒ１４と
の間には、Ｒ１１＝２Ｒ１２゜Ｒ１１＝Ｒ１３，Ｒ１３
＞Ｒ１４関係を持たせている。

これ等により、スイッチング回路ｌＯを構成し、該スイ
ッチング回路を適用してスイッチングレギュレータを構
成する場合には、次の構成物を付加する。

すなわち、スイッチング出力用トランジスタＱ１１のコ
レクタに、例えばダイオードＤ２．　チョークコイルＣ
ＨＩ及び平滑コンデンサＣ２をπ形に接続した平滑回路
を接続する。また、平滑回路の出力には、出力電圧の検
出をする抵抗Ｒ１５゜Ｒ１６を設け、その検出電圧に基
づく誤差を増幅する誤差増幅器１３を接続する。さらに
、誤差増幅器１３からの制御電圧と基準周波数の入力パ
ルスとを比較し、駆動出力用トランジスタＱ１２や駆動
補助用トランジスタＱ１４にスイッチング制御パルスを
出力するＰＷＭコンパレータ１４を接続する。

これにより、電源１１の電圧、すなわちスイッチング出
力用のトランジスタＱｌｌの入力電圧■ＩＮを駆動出力
用トランジスタＱ１２の０Ｎ１０ＦＦにより、−旦高周
波パルスに変換し、これを再びダイオードＤ２．チョー
クコイルＣＭ　１．平滑コンデンサＣ２によって安定化
し、直流出力電圧Ｅを出力するものである。なお、直流
出力電圧Ｅの安定化のための誤差増幅回路１３やＰＷＭ
コンパレータ１４の動作機能は従来例と同様である。

次にスイッチング回路の動作について説明をする。

第３図（ａ）、（ｂ）は、本発明の実施例の動作説明に
係る等価回路図であり、同図（ａ）は駆動出力用トラン
ジスタＱ１２の出力がｒＨ，レベルのときの等価回路図
を示している。

図において、先のスイッチング回路１０は先のＰＷＭコ
ンパレータ１４から出力されるスイッチング制御パルス
が「Ｈ」レベルのときには、駆動出力用トランジスタ、
駆動補助用トランジスタＱ１２、Ｑ１４がＯＮするので
、両トランジスタＱ１２、Ｑ１４を省略した等価回路で
表される。従って、スイッチング制御パルスがｒｌ（Ｊ
レベルのときには、スイッチングトランジスタＱｌｌの
ベースにはコレクタ抵抗Ｒ１４で決められたベース電流
ＩＢが流れ、スイッチング出力用トランジスタＱｌｌは
ＯＮする。この時、そのベースから流れ出すベース電流
は、コレクタ負荷抵抗Ｒ１４と抵抗Ｒ１３に流れる分と
、ダイオードＤＩを通って昇圧用コンデンサＣＩに流入
する充電電流ｉＣ１分との和となる。この昇圧用コンデ
ンサＣ１に充電された電荷は、充電制御用トランジスタ
Ｑ１３の駆動エネルギーとなる。

また、ＰＬの電位は抵抗Ｒ１１に流れる電流と抵抗Ｒ１
３に流れる電流の和と抵抗Ｒ１２との積に等しい。すな
わち、電′ｔ１．１１の電位をＶＣＣとすれば２１点の
電位は、 ＶＰＩ　：　土ｖｃｃ十±νＢ論±ＶＣＣ・・−（１）
となる。但し、ＶＢＥは充電制御用トランジスタＱ１３
のベース・エミッタ間の順方向電圧降下である。

従って、式（１）より２１点の電位は、はぼ電源電圧■
ＣＣの％となる。

さらに、Ｒ２の電位は電源電圧ｖＣＣよりスイッチング
出力用トランジスタＱｌｌの順方向電圧降下ＶＢＥとダ
イオードＤＩの順方向電圧降下（Ｌ＝、ｖＢＥ）とを差
し引いたものと等しい。

すなわち、２２点の電位は、 ＶＰ２＝ＶＣＣ−２ＶＢＥ・・・（２）となる。

これにより、昇圧用コンデンサＣＩに加わる電圧ＶＢは
Ｒ２の電位とＰｌの電位との差となる関係から、（１）
式を（２）式に代入することにより、昇圧用コンデンサ
Ｃ１に加わる電圧ＶＢは、ＶＢ＝ＶＰ２−ＶＰ　１ ＝±ＶＣＣ−２ＶＢＥ・・・（３） となり、電源１１の電圧■ＣＣの％からダイオードＤ１
やスイッチング出力用トランジスタＱｌｌの順方向電圧
降下ＶＢＥ２個分を差し引いたものとなる。

同図（ｂ）は、駆動出力用トランジスタＱ１２の出力が
ｒＨ，→「ＬＪレベルに変わるときの等価回路図を示し
ている。

図において、先のスイッチング回路１０は、ＰＷＭコン
パレータ１４から出力されるスイッチング制御パルスが
「Ｌ」レベルとなることがら駆動出力用トランジスタＱ
１２．駆動補助用トランジスタＱ１４がｒＯＦＦ、Ｌ、
そのコレクタ抵抗Ｒ１２、Ｒ１４には電流が流れなくな
り、両トランジスタＱ１２．Ｑ１４と、これ等のコレク
タ負荷抵抗Ｒ１２，Ｒ１４とを省略した等価回路図で表
される（同図（ｂ））。

従って、スイッチング制御パルスが「１１」→ｒＬ」レ
ベルに変わるときには、Ｒ１点には電流が流れない。こ
のためそ°の点の電位■Ｐｌは、先（７）ＶＰ　１＝ｙ
２ＶＣＣからＶＣＣに上昇して、それが電源１１の電位
■ＣＣと等しくなる。

すなわちｐｔ点の電位ＶＰＩは、 ＶＰ１＝ＶＣＣ−・・（４） となる。

また、２２点の電位は、Ｒ１点の電位ＶＰＩとコンデン
サＣ１に蓄積された電荷により生ずる電位との和、すな
わち２１点の電位ＶＰＩと先のＶＢ２との和になろうと
するわけであるが、充電制御用トランジスタ１３のコレ
クタ・ベース間の順方向電圧降下によって制限される。

従って、２２点の電位ＶＰ２は電源１１の電位ｖＣＣと
充電制御用トランジスタＱ１３のコレクタ・ベース間の
順方向電圧降下ＶＢＥ分との和で表されるから、ｖＰ２
＝ＶＣＣ＋ｖＢＥ　・・・（５）となる。

さらに、２３点の電位ＶＰ３、すなわちスイッチング出
力用トランジスタＱｌｌのベース電圧は、２２点の電位
ＶＰ２から充電制御用トランジスタＱ１３のエミッタ・
ベース間の順方向電圧降下ＶＢＥを差し引いたものにな
る。従って、先のスイッチング制御パルスがｒＨ」レベ
ルのときのベース電圧ＶＢ＝’４ＶＣＣ−２ＶＢＥから
変化シテ、２３点の電位ＶＰ３は、 ＶＰ３＝ＶＰ２−ＶＢＥ ＝ＶＣＣ＋ＶＢＥ−ＶＢＥ ＝ＶＣＣ・　・　・（６） となる。

この（５）、　（６）の式の関係から波形改善回路１２
は、スイッチング制御パルスが「Ｈ」→「Ｌ」レベルに
変化するときに、２２点の電位ＶＰ２−ＶＣＣ＋ＶＢＥ
の駆動エネルギーによって、充電制御用トランジスタＱ
１３をｒＯＮＪ　Ｌ、、２３点の電位ｖＣＣに基づく充
電電流ｉＣ２により、スイッチング出力用トランジスタ
Ｑｌｌのエミッタ・ベース間容量ＣＢＥを象、速に充電
することができる。

これにより、第４回に示すようなスイッチング出力用ト
ランジスタＱｌｌの出力波形の立ち下がり時間を極力短
くすることができる。

なお、昇圧用コンデンサＣ１の放電が終了したときには
、充電制御用トランジスタＱ１３が「０ＦＦＪＬ、スイ
ッチング出力用トランジスタＱｌｌのベース電圧は、抵
抗Ｒ１１，Ｒ１３によって電源１１の電位と等しくなり
、スイッチング出力用トランジスタＱｌｌがｒＯＦＦＪ
状態を継続する。

第４図は、本発明の実施例に係るスイッチング出力用ト
ランジスタの出力波形図である。

図において、留軸はスイッチング出力用トランジスタＱ
ｌｌの出力電圧ｅであり、横軸は時間ｔを示している。

Ａは従来例の出力波形、Ｂは本発明の出力波形をそれぞ
れ示している。ＴＣは本発明の実施例に係る立ち下がり
時間であり、出力波形の上限レベル９０％からその下限
レベル１０％の間の時間を表すものである。

本発明のこの立ち下がり時間ＴＣについては、従来例Ａ
の立ち下がり時間Ｔｂに比較すると、回路定数の設定に
もよるが約１７１０程度以上に短縮することが実験で確
認されている。

Ｃはスイッチング制御パルス１単位毎に生ずる電力節約
部分であり、従来例Ａのスイッチング出力用トランジス
タＱ２１のベース・エミッタ間容１１ｃＢＥの充電に係
る電力損失と、本発明Ｂのスイッチング出力用トランジ
スタＱｌｌのベースエミンク間容１１ｃＢＥの充電に係
る電力損失との差を示している。

このようにして、本発明の実施例に係るスイッチングレ
ギュレータによれば、スイッチング回路１０に充電制御
用トランジスタＱ１３．駆動補助用トランジスタＱ１４
．昇圧用コンデンサＣＩ。

ダイオードＤ１及び抵抗Ｒ１１−Ｒ１３から成る波形改
善回路１２が設けられている。

このため、充電制御用トランジスタＱ１３はスイッチン
グ制御パルスが「Ｈ」レベルのときに、昇圧用コンデン
サＣ１に蓄、積された電荷によって、８亥スイッチング
制御′ｎパルスが「Ｈ」→「Ｌ」レベルに変わるときに
、強制的にｒＯＮ、されて、はぼ電ｉｔｔの電位■ＣＣ
と同等レベルに引き上げられたスイッチング出力用トラ
ンジスタＱｌｌのベース電圧ＶＢ＝ＶＣＣによって、直
接該スイッチング出力用トランジスタＱｌｌのベース・
エミッタ間容量ＣＢＥを象、速に充電することができる
。

これにより、第４図に示すようなスイッチング出力用ト
ランジスタＱｌｌの出力波形図において、立ち下がり時
間ＴＣを極力短くすることが可能となる。このことは、
回路定数の設定にもよるが、従来例のスイッチングレギ
ュレータのスイッチング出力用トランジスタＱ２１の立
ち下がり時間Ｔｂに比べて、約１７１０程度に低減する
ことが実験で確認されている。従って、本発明の実施例
に係るスイッチング出力用トランジスタＱｌｌの充電に
係る電力損失は、従来のそれに係る電力損失から電力節
約部分Ｃを差し引いたものとなり、大幅にスイッチング
出力用トランジスタＱｌｌの固定損失の低減を図ること
が可能となる。

〔発明の効果〕

以上説明したように本発明によれば、スイッチング出力
用トランジスタのベース・エミッタ容量を栄、速に充電
することで、その立ち下がり時間を極力短縮することが
できる。

このため、従来例に比べてスイッチング出力用トランジ
スタの固定損失を大幅に低減することが可能となる。

これにより、電力伝送効率の良いスイッチングレギュレ
ータの製造に寄与するところが大きい。

【図面の簡単な説明】

第１図は、本発明のスイッチング回路に係る原理図、 第２図は、本発明の実施例に係るスイッチング回路を応
用したスイッチングレギュレータの回路図、 第３図（ａ）、　　（ｂ）は、本発明の実施例のスイッ
チング回路の動作説明に係る等価回路図、第４図は、本
発明の実施例に係るスイッチング出力用トランジスタの
出力波形と従来例との比較図、 第５図は、従来例のスイッチング回路を用いたスイッチ
ングレギュレータに係る回路図、第６図は、従来例に係
るスイッチング回路の問題点を説明する波形図である。 （符号の説明） ｌ・・・電源、 ２・・・波形改善回路、 Ｑｌ・・・スイッチング出力用トランジスタ、Ｑ２・・
・駆動出力用トランジスタ、 Ｑ１３・・・充電制御用トランジスタ、Ｄ１、ＣＩ・・
・トランジスタ制御手段、ＩＢ・・・駆動出力信号。

Claims (1)

1. 【特許請求の範囲】 コレクタが出力端子に、エミッタが電源（１）に接続さ
   れたスイッチング出力用トランジスタ（Ｑ１）と、コレ
   クタが該スイッチング出力用トランジスタ（Ｑ１）のベ
   ース及び前記スイッチング出力トランジスタ（Ｑ１）と
   前記電源（１）との間の接続点に接続された駆動出力用
   トランジスタ（Ｑ２）とを具備し、前記駆動出力用トラ
   ンジスタ（Ｑ２）の駆動出力信号（ＩＢ）を介して、前
   記スイッチング出力用トランジスタ（Ｑ１）を駆動し、
   前記電源（１）をＯＮ／ＯＦＦするスイッチング回路に
   おいて、 少なくとも、前記接続点の駆動出力用トランジスタ（Ｑ
   ２）にそれぞれコレクタ・エミッタが接続された充電制
   御用トランジスタ（Ｑ１３）と、前記充電制御用トラン
   ジスタ（Ｑ１３）のベースに接続され、このトランジス
   タのＯＮ／ＯＦＦを制御するトランジスタ制御手段（Ｄ
   １、Ｃ１）から成る波形改善回路（２）を設け、 前記駆動出力用トランジスタ（Ｑ２）がＯＦＦしたとき
   、前記トランジスタ制御手段（Ｄ１、Ｃ１）によって前
   記充電用トランジスタ（Ｑ１３）と一時的にオンさせ、
   このとき該充電制御用トランジスタ（Ｑ１３）に流れる
   電流を前記スイッチング出力用トランジスタ（Ｑ１）の
   ベースに供給することを特徴とするスイッチング回路。