JPH02280069A - 出力バッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、出力バッファ回路に関し、特に出力信号が低
レベル及び高レベルの二つの状態をとるほか、出力イン
ピーダンスがハイインピーダンス状態をとることができ
る３状態型の出力バッファ回路に関する。

〔従来の技術〕

従来、この種の出力バッファ回路は、第２図に示すよう
に、第１の電源端子である接地端子と出力端子Ｔｏとの
間に接続されたＮチャネルＭＯ３型の第１のトランジス
タＱ１と、第２の電源端子（電源電圧Ｖｃｃ）と出力端
子Ｔｏとの間に接続されたＰチャネルＭＯ３型の第２の
トランジスタＱ２とを備えたインバータ回路１と、イン
バータ１、、ＮＡＮＤゲートＧ、及びＮＯＲゲートＧ２
を備え、入力信号ＩＮ及びハイインピーダンス制御信号
Ｈ２Ｃを入力し、第１及び第２の出力端を第１及び第２
のトランジスタＱ１．Ｑ２のゲートにそれぞれ対応して
接続し、ハイインピーダンス制御信号Ｈ２Ｃが低レベル
のときトランジスタＱｌ、Ｑ２をオフ状態としてインバ
ータ回路１の出力インピーダンスをハイインピーダンス
状態とし、ハイインピーダンス制御信号Ｈ２Ｃが高レベ
ルのときインバータ回路ｌの出力信号ＯＵＴを入力信号
ＩＮのレベルに応じて低レベル及び高レベルとする出力
制御回路２とを有する構成となっていた。

〔発明が解決しようとする課題〕

上述した従来の出力バッファ回路は、インバータ回路１
と、このインバータ回路１の出力状態を、低レベル、高
レベル及びハイインピーダンスの３状態に制御する出力
制御回路２とをする構成となっているので、この出力バ
ッファ回路のハイインピーダンス状態を試験するには、
試験装置のファンクションパターンをハイインピーダン
スとなるパターンで停止させて直流的に測定するか、出
力端子Ｔ。にプルアップ抵抗を付加し高レベルとして測
定する等の方法を用いなければならず、前者の測定方法
では、ファンクションパターン中の全ハイインピーダン
ス状態の測定を行なうにはテスト時間がかかりすぎ、ま
た特定周波数のファンクションテスト中における動作チ
エツクにはなっていないという欠点があり、また、後者
の測定方法ではハイインピーダンスと高レベルとの区別
がつかなくなるという欠点がある。

本発明の目的は、ハイインピータンス状態の試験を、フ
ァンクションテストの動作チエツクの中で、正確で確実
に、かつ短時間に行うことができる出力バッファ回路を
提供することにある。

〔課題を解決するための手段〕

本発明の出力バッファ回路は、第１の電源端子と出力端
子との間に接続された第１のトランジスタと、第２の電
源端子と前記出力端子との間に接続された第２のトラン
ジスタとを備えたインバータ回路と、入力信号及びハイ
インピーダンス制御信号を入力し、第１及び第２の出力
端を前記第１及び第２のトランジスタのゲートにそれぞ
れ対応して接続し、前記ハイインピーダンス制御信号が
第１のレベルのとき前記第１及び第２のトランジスタを
オフ状態とし、前記ハイインピーダンス制御信号が第２
のレベルのとき前記インバータ回路の出力信号を前記入
力信号のレベルに応じて第１及び第２のレベルとする出
力制御回路と、前記ハイインピーダンス制御信号が第１
のベレルにあり、かつ中間出力制御信号が所定のレベル
のとき中間出力発生制御信号を出力する中間出力制御回
路と、前記中間出力発生制御信号により前記インバータ
回路の出力信号のレベルをこの出力信号の第１及び第２
のレベルの中間のレベルにする中間レベル発生回路とを
有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す回路図である。

この実施例が第２図に示された従来の出力バッファ回路
と相違する点は、インバータＩ２及びＡＮＤゲートＧ、
を備え、ハイインピーダンス制御信号Ｈ２Ｃが低レベル
にあり、かつ中間出力制御信号ＭＯＣが高レベルのとき
、高レベルの中間出力発生制御信号ＭＧＣを出力する中
間出力制御回路３と、所定のしきい値電圧をもつＮチャ
ネルＭＯ３型のトランジスタＱ３を備え、高レベルの中
間出力発生制御信号ＭＧＣが入力されたとき、インバー
タ回路１の出力信号ＯＵＴのレベルをこの出力信号ＯＵ
Ｔの低レベル及び高レベルの中間レベルにする中間レベ
ル発生回路４とを設けた点にある。

次に、この実施例の動作について説明する。

ハイインピーダンス制御信号Ｈ２Ｃが高レベルにあると
きは、インバータエ２の出力、即ちＡＮＤゲートＧ、の
入力端の片方が低レベルとなっているので、中間出力制
御信号ＭＯＣに関係なくＡＮＤゲートＧ３の出力、即ち
中間出力発生制御信号ＭＧＣは低レベルとなり、トラン
ジスタＱ３はオフ状態となって中間レベル発生回路４は
インバータ回路１から切離される。従って従来例と同様
にインバータ回路１の出力信号ＯＵＴは入力信号ＩＮの
レベルに応じたレベルとなる。

ハイインピーダンス制御信号Ｈ２Ｃが低レベルであり、
かつ中間出力制御信号ＭＯＣが低レベルのときは、ＡＮ
ＤゲートＧ３の入力端の他方が低レベルとなるので、ハ
イインピーダンス制御信号Ｈ２Ｃが高レベルのときと同
様に中間レベル発生回路４がインバータ回路１と切離さ
れ、インバータ回路１は従来例と同様のハイインピーダ
ンス状態となる。

ハイインピーダンス制御信号Ｈ２Ｃが低レベルにあり、
かつ中間出力制御信号ＭＯ８が高レベルのときは、イン
バータエ２の出力、即ちＡＮＤゲートＧ３の入力端の一
方が高レベルでかつ他方も高レベルとなるので、ＡＮＤ
ゲートＧ３の出力、即ち中間出力発生制御信号ＭＧＣが
高レベルとなり、トランジスタＱ３が導通状態となって
出力端子Ｔｏを、中間出力発生制御信号ＭＧＣの高レベ
ルの電圧からトランジスタＱ３のソース・ドレイン間電
圧を引いた電圧の、出力信号ＯＵＴの低レベルと高レベ
ルの中間のレベルにする。このとき、トランジスタＱｌ
、Ｑ２はハイインピーダンス制御信号Ｈ２Ｃによりオフ
状態となっている。

このように、ハイインピーダンス状態において出力端子
Ｔｏを中間レベルにするモードを設けることにより、ハ
イインピーダンス状態の試験を、ファンクションテスト
の動作チエツクの中で正確かつ確実に行うことができる
。

〔発明の効果〕

以上説明したように本発明は、ハイインピーダンス状態
にある出力端子のレベルを、出力信号の低レベルと高レ
ベルの中間レベルにするモードを設ける構成とすること
により、ハイインピーダンス状態の試験を、ファンクシ
ョンテストの動作チエツクの中で正確で確実に、かつ短
時間に行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の出力バッファ回路の一例を示す回路図である。 １・・・インバータ回路、２・・・出力制御回路、３・
・・中間出力制御回路、４・・・中間レベル発生回路、
Ｇ１・・・ＮＡＮＤゲート、Ｇ２・・・ＮＯＲゲート、
Ｇ、・・・ＡＮＤゲート、１．、Ｉ２・・・インバータ
、Ｑ１〜Ｑ３・・・トランジスタ。 代理人　弁理士　　内　原　　晋

Claims (1)

【特許請求の範囲】
1. 　第１の電源端子と出力端子との間に接続された第１の
   トランジスタと、第２の電源端子と前記出力端子との間
   に接続された第２のトランジスタとを備えたインバータ
   回路と、入力信号及びハイインピーダンス制御信号を入
   力し、第１及び第２の出力端を前記第１及び第２のトラ
   ンジスタのゲートにそれぞれ対応して接続し、前記ハイ
   インピーダンス制御信号が第１のレベルのとき前記第１
   及び第２のトランジスタをオフ状態とし、前記ハイイン
   ピーダンス制御信号が第２のレベルのとき前記インバー
   タ回路の出力信号を前記入力信号のレベルに応じて第１
   及び第２のレベルとする出力制御回路と、前記ハイイン
   ピーダンス制御信号が第１のベレルにあり、かつ中間出
   力制御信号が所定のレベルのとき中間出力発生制御信号
   を出力する中間出力制御回路と、前記中間出力発生制御
   信号により前記インバータ回路の出力信号のレベルをこ
   の出力信号の第１及び第２のレベルの中間のレベルにす
   る中間レベル発生回路とを有することを特徴とする出力
   バッファ回路。