JPH04103143A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04103143A JPH04103143A JP2221577A JP22157790A JPH04103143A JP H04103143 A JPH04103143 A JP H04103143A JP 2221577 A JP2221577 A JP 2221577A JP 22157790 A JP22157790 A JP 22157790A JP H04103143 A JPH04103143 A JP H04103143A
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffers
- outputs
- signal
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 239000000872 buffer Substances 0.000 claims abstract description 25
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路、特に多ビンの出力バッファを
有する半導体集積回路に関する。
有する半導体集積回路に関する。
従来、この種の半導体集積回路は出力バッファの駆動能
力については固定の駆動電流でしか使用出来ない回路構
成であった。
力については固定の駆動電流でしか使用出来ない回路構
成であった。
上述した従来の半導体集積回路はＬＳＩテスターによる
カスタムＬＳＩの試験時において、複数の出力ビンが同
時に変化する試験パターンではノイズ等による誤動作が
発生し、良品が不良品となるケースが発生するという欠
点がある。
カスタムＬＳＩの試験時において、複数の出力ビンが同
時に変化する試験パターンではノイズ等による誤動作が
発生し、良品が不良品となるケースが発生するという欠
点がある。
本発明の半導体集積回路は、出力電流を供給するトーテ
ムポール出力バッファと、３ステイト出力バッファと、
前記３ステイト出力バッファを制御する信号を出力する
デコーダとを含んで構成される。
ムポール出力バッファと、３ステイト出力バッファと、
前記３ステイト出力バッファを制御する信号を出力する
デコーダとを含んで構成される。
次に本発明について区画を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、１はＩ 。Ｌ＝ ｎ Ｘ−ｍＡ、
Ｉ ａｓ＝ ｍ Ｘ −ｍ Ａの駆動能力を有し、出力
制御信号を人力とする出力バッファである。２〜４は出
力制御信号を入力とし、その出力が各々ワイヤードオワ
接続される３ステイトの出力バッファであり、バッファ
１の出力部に接続される。又Ｉ ＯＬ＝ ｎ Ｘという
効果がある。
Ｉ ａｓ＝ ｍ Ｘ −ｍ Ａの駆動能力を有し、出力
制御信号を人力とする出力バッファである。２〜４は出
力制御信号を入力とし、その出力が各々ワイヤードオワ
接続される３ステイトの出力バッファであり、バッファ
１の出力部に接続される。又Ｉ ＯＬ＝ ｎ Ｘという
効果がある。
ている。５は出力バッファ２〜４に対するＥｎａｂｌｅ
信号を出力するためのデコーダーである。
信号を出力するためのデコーダーである。
デコーダー５の出力信号０ＬＪＴＩ〜３が“Ｌ”の場合
、出力バッファ２〜４の出力はハイインピーダンス状態
となる。又、“Ｈ“の場合、出力バッファ２〜４の出力
は出力制御信号と同極性の信号となり、出力信号ＡはＩ
ＯＬ＝ ｎ Ｘ Ｘ ４ ＝ ｎ 、Ａ１ ｏＨ＝
ｍ Ｘ Ｘ ４ ＝ ｍ ｗａＡの駆動能力を有す
る。
、出力バッファ２〜４の出力はハイインピーダンス状態
となる。又、“Ｈ“の場合、出力バッファ２〜４の出力
は出力制御信号と同極性の信号となり、出力信号ＡはＩ
ＯＬ＝ ｎ Ｘ Ｘ ４ ＝ ｎ 、Ａ１ ｏＨ＝
ｍ Ｘ Ｘ ４ ＝ ｍ ｗａＡの駆動能力を有す
る。
従って、デコーダー５の出力により、出力バッファの駆
動能力を制御することが可能である。
動能力を制御することが可能である。
以上説明したように、本発明は出力バッファの駆動能力
を可変に出来、ＬＳＩテスター使用時において複数ピン
の出力信号が同時に変化する試験パターンでもノイズ等
により誤動作を防止出来る
を可変に出来、ＬＳＩテスター使用時において複数ピン
の出力信号が同時に変化する試験パターンでもノイズ等
により誤動作を防止出来る
第１図は本発明の一実施例を示すブロック図である。
Claims (1)
- 出力電流を供給するトーテムポール出力バッファと、３
ステイト出力バッファと、前記３ステイト出力バッファ
を制御する信号を出力するデコーダとを含むことを特徴
とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221577A JPH04103143A (ja) | 1990-08-23 | 1990-08-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221577A JPH04103143A (ja) | 1990-08-23 | 1990-08-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04103143A true JPH04103143A (ja) | 1992-04-06 |
Family
ID=16768923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221577A Pending JPH04103143A (ja) | 1990-08-23 | 1990-08-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04103143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304193A (ja) * | 1992-04-28 | 1993-11-16 | Toshiba Corp | 半導体集積回路装置及びその電気的特性試験方法 |
| US5783963A (en) * | 1996-02-29 | 1998-07-21 | Lexmark International, Inc. | ASIC with selectable output drivers |
-
1990
- 1990-08-23 JP JP2221577A patent/JPH04103143A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304193A (ja) * | 1992-04-28 | 1993-11-16 | Toshiba Corp | 半導体集積回路装置及びその電気的特性試験方法 |
| US5783963A (en) * | 1996-02-29 | 1998-07-21 | Lexmark International, Inc. | ASIC with selectable output drivers |
| KR100556045B1 (ko) * | 1996-02-29 | 2006-05-17 | 렉스마크 인터내셔널, 인코포레이티드 | 주문형반도체및그제조방법과,데이터처리기및주문형반도체에의해제어되는장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120144255A1 (en) | Reduced signaling interface method & apparatus | |
| EP0921406A3 (en) | Method and system for testing an integrated circuit | |
| JPH04103143A (ja) | 半導体集積回路 | |
| JP2000511002A (ja) | Ｉｄｄｑ試験できるプログラム可能論理アレイ及びそのような回路を試験するための方法 | |
| JPS6222079A (ja) | 半導体集積回路装置 | |
| JPH02280069A (ja) | 出力バッファ回路 | |
| JPS62132182A (ja) | 試験回路付大規模集積回路 | |
| JP3531577B2 (ja) | 半導体検査装置 | |
| JP2637734B2 (ja) | 出力回路 | |
| JPH06300823A (ja) | 集積回路 | |
| JPH01304750A (ja) | 半導体集積回路 | |
| JP2006337204A (ja) | 半導体集積回路並びにその試験装置及び試験方法 | |
| JP3175344B2 (ja) | 故障検出回路 | |
| JPH03279882A (ja) | 半導体集積回路 | |
| JPH0329873A (ja) | モード設定回路 | |
| JPH042000A (ja) | Ｒａｍテストモードを備えた半導体集積回路 | |
| JPH05264666A (ja) | 集積回路 | |
| JPH04159809A (ja) | 論理回路 | |
| JPH0427883A (ja) | 集積回路 | |
| JPH0679056B2 (ja) | 集積回路 | |
| JPS60262074A (ja) | 集積化論理回路装置 | |
| JPH05322979A (ja) | 試験装置 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPS5992543A (ja) | 集積回路 | |
| JPH02190024A (ja) | 同時変化制御回路 |