JPH02280216A - データ処理装置のスタンバイ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置のスタンバイ方式に係り、特
に、処理プログラムデータをＲＯＭから読み出し、これ
をアドレスバスの出力で選択された被制御機器に与える
ようにしたデータ処理装置を、被制御機器を選択してい
る状態でスタンバイ状態とする際の消費電力を低減させ
るようにしたデータ処理装置のスタンバイ方式に関する
。

〔従来の技術〕

この種のデータ処理装置における制御装置のコントロー
ラとしては、８ビツトあるいは１６ビツトＡＬＵ、ＲＡ
Ｍ、Ａ／Ｄコンバータ、多機能タイマ／イベント・カウ
ンタ、汎用シリアル・インターフェースなどを１チツプ
に集積し、さらに外部にメモリ　（ＲＯＭ／ＲＡＭ）を
拡張でき、６４にバイトまでの外部ないし内部メモリを
直接アドレス可能、かつスタンバイ機能を有する低消費
電力でのデータ保持ができるＣＭＯＳの、たとえばμＰ
０７８Ｇ１０等（日本電気型）、ＨＤ６３０１Ｖ等（日
立製作新製）などが用いられる。

上記のようなコントローラを用いたデータ処理装置では
、複数の被制御機器のうちの少なくとも一つを選択する
と、選択された被制御機器は動作状Ｃ，（アクティブ状
態）となり、非動作状態と比べて電流が多く流れるよう
な構成となっている。

そして、コントローラがスタンバイ状態となったときに
も選択された制御機器はアクティブ状態を保持すること
になる。

〔発明が解決しようとする課題〕

上記従来の技術においては、データ処理装置が被制御機
器を選択してスタンバイ状態（スタンバイモード）とな
ったときにも、アドレスバスが上記被制御機器をアクセ
スした状態で止まってしまうため、すなわちコントロー
ラの出力のうちデータバスはハイインピーダンスとなる
がアドレスバスは次のアドレスを保持しており全てハイ
インピーダンスあるいはハイレベルとはならず、このア
ドレスに対応する被制御機器はアクティブ状態のままと
なり、該被制御機器に多くの電流が流れ続け、低消費電
力化が困難であるという問題があった。

本発明の目的は、上記したようなスタンバイ状態におい
ては、アドレスバス上に出ているアドレスにより選択さ
れるべき被制御機器の選択を中断して、該被制御機器に
流れるべき電流を少なくすることにより、データ処理装
置の消費電力を大幅に低減させることのできるデータ処
理装置のスタンバイ方式を提供することにある。

〔課題を解決するための手段〕

上記目的は、スタンバイ時にはＲＯＭに格納されている
スタンバイ時のプログラムの一部または全部をコントロ
ーラの内部ＲＡＭにコピー（複写）し、アドレスバス全
てをハイインピーダンスあるいはハイレベルのいずれか
一方に設定することによって達成される。

〔作用〕

スタンバイ状態では、選択された被制御機器の選択情報
（アドレスデータ）は、コントローラの内部ＲＡＭに記
憶されており、スタンバイ解除後の処理はこの内部ＲＡ
Ｍをアクセスすることにより開始されるため、スタンバ
イ中に被制御機器をアクティブ状態しておく必要はなく
、該被制御機器への電流は抑制され、データ処理装置全
体の消費電流は低減される。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明によるデータ処理装置の一実施例のブロ
ック図であって、ｌはコントローラ、ＩＯはＣＰＵ、１
１は内部ＲＡＭ、２はＲＯＭ、３は外部ＲＡＭ、４はア
ドレスバス（ＡＯ〜Ａ１５）、５はデータバス（ＤＯ〜
Ｄ７）、６はアドレスデコーダ、？ａ、７ｂ、７ｃ、７
ｄ、７ｅ、７ｆ　−・・は被制御装置の選択ラインであ
る。なお、ＲＯＭ２と外部ＲＡＭ３も共にコントローラ
ｌで制御される被制御機器である。

同図において、コントローラ１と、ＲＯＭ２゜外部ＲＡ
Ｍ３．およびその他の破割？Ｉｌ１機器は、アドレスバ
ス４とデータバス５を介して接続され、アドレスバス４
の一部に接続されたアドレスデコーダ６からの信号で選
択されるように構成されている。

ＲＯＭ２には外部機器の処理プログラム、その他の各種
の処理プログラムが格納されている。

第２図、第３図は本発明におけるメモリエリアの説明図
であって、２０はＲＯＭエリア、２００はＲＯＭ２内の
スタンバイ用プログラムエリア、３０は外部ＲＡＭエリ
ア、１１０は内部ＲＡＭエリア、２１０はＲＯＭ２内の
スタンバイ用プログラムエリア２００の一部、１２０は
内部ＲＡＭエリアｌｌＯのスタンバイ用プログラムコピ
ーエリアである。

同図に示したように、この例ではＲＯＭエリア２０をア
ドレス００００〜、外部ＲＡＭエリア３０を８０００〜
、内部ＲＡＭエリア１１０をＦＦ０Ｏ〜ＦＦＦＦとして
いる。内部ＲＡＭｌｌ０はＦＦ０Ｏ〜ＦＦＦＦに固定で
あるが、外部ＲＡＭエリア３０とＲＯＭエリア２０は選
択可能である。

コントローラ（ＣＰＵ）１はＲＯＭエリア２０に格納さ
れているプログラムデータを読み出しながら被制御機器
の制御等の処理を行って行く。

以下、第１図の動作を第２図、第３図と共に説明する。

コントローラ（ＣＰＵ）１はＲＯＭエリア２０に格納さ
れているプログラムデータを読み出しながら被制御機器
の制御等の処理を行って行く。

そして、スタンバイモードに入る前に、コントローラ１
はＲＯＭ２のスタンバイ用プログラムエリア２００に格
納されているスタンバイ時のプログラムの一部、または
全部を、内部ＲＡＭＩＩのエリア１２０にコピーする。

このコピー終了後、コントローラｌはエリア１２０にコ
ピーされたプログラムデータを読み出しながら処理を行
い、スタンバイモードに入る命令（ＳＴＯＰ命令等）を
実行した時点で、スタンバイ状態となる。

このようにして、コントローラ１は被制御機器のアクセ
スを停止し、アドレスデコーダ６へのアドレスバスを全
てハイレベルとし、選択されていた被制御機器の選択ラ
インをオフとする。

内部ＲＡＭＩＩにコピーされたプログラムには、スタン
バイ状態に入る時点で選択されるべき次の外部機器のア
ドレスも保持されている。

これにより、スタンバイモードにおいては、被制御機器
に流れる電流が抑えられる。

スタンバイモードから処理モードに入る時（戻る時）は
、コントローラ１のＣＰＵｌ０は内部ＲＡＭＩＩのコピ
ーエリア１２０をアクセスする。

上記のように、コピーエリアにはスタンバイモードに入
る時点の次に選択されるべき被制御機器のアドレスが保
持されているので、スタンバイモードの解除が行われる
と、このアドレスがアドレスバス４を介してアドレスデ
コーダ６に供給され、デコードされて選択ライン７３〜
７ｆにより所定の被制御機器が選択される。

〔発明の効果〕

以上説明したように、本発明によれば、スタンバイモー
ドにおいては被制御機器のアドレスバス（コントローラ
のアドレス出力）は全てハイインピーダンスあるいはハ
イレベルのいずれか一方となり、データ処理装置の省電
力化を図って全体として電力消費の少ないデータ処理装
置を提供することができる。

【図面の簡単な説明】

第１図は本発明によるデータ処理装置の一実施例のブロ
ック図、第２図、第３図は本発明の一実施例におけるメ
モリエリアの説明図である。 ？ ど ｌ・・・・コントローラ、１０・・・・中央処理装置（
ＣＰＵ）　、１１・・・・内部ＲＡＭ、２・・・・ＲＯ
Ｍ、３・・・・外部ＲＡＭ、４・・・・アドレスバス（
ＡＯ〜Ａ１５）、５・・・・データバス（Ｄｏ〜Ｄ？）
、６・・・・アドレスデコーダ、？ａ、７ｂ、７ｃ、７
ｄ、７ｅ、７ｆ・・・被制御装置の選択ライン。 第 図 第３ 図

Claims (1)

【特許請求の範囲】
1. 内部ＲＡＭを有するコントローラ、アドレスバスとデー
   タバスを介してコントローラに接続したＲＯＭを含む複
   数の被制御機器およびこれらの被制御機器に選択信号を
   与えるアドレスデコーダとを備えたデータ処理装置のス
   タンバイ方式において、上記コントローラが上記複数の
   被制御機器のうちの少なくとも一つを選択している状態
   でスタンバイ状態に入る際、該スタンバイ状態に入る時
   点のプログラムの一部ないし全部を上記内部ＲＡＭに複
   写してアドレスバスをハイインピーダンスあるいはハイ
   レベルとすることにより、上記被制御機器の選択を中断
   することを特徴とするデータ処理装置のスタンバイ方式
   。