JPH03225546A - オプション基板の実装有無確認方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、オプ／ヨン基板の実装有無確認方法ニ関す
るもので、詳しくは、電子計算機において、オプション
基板が既に実装されているか否かを確認する方法に係る
ものである。

「従来の技術］ 第２図は、前記オプション基板の実装有無確認方法の一
従来例を示したものである。

図中、符号１はオプション基板を実装可能な電子計算機
のＣＰＵ、２及び５はオプション基板であるＩ１０基板
、３及び６は前記基板２，５に搭載されたアドレスデコ
ーダ、４及び７は前記基板２．５に搭載された応答信号
生成回路、８は応答信号をＣＰＵＩに到達させるための
専用の信号路、９はＣＰＵ　１からオプンヨン基板２，
５ヘアクセスを行った場合にそのアクセスが規定時間内
に終了するかどうかを監視するためのタイムアウト監視
回路、ＩＯは前記タイムアウト監視回路９が割り込みに
よってＣＰＵＩにタイムアウトを通知するための信号路
、１１はアドレスバス、１２はＣＰＵＩが基板２，５を
動作させるためのアクセス信号（リード信号またはライ
ト信号）用の信号路である。

電子計算機を起動する場合や、起動後にアプリケーショ
ンプログラムを起動させる場合には、オプション基板実
装用のスロットにどの様なオプション基板が実装されて
いるのかを確認する必要がある。

このような場合、第２図に示した従来例では、ＣＰＵＩ
がそれぞれのオプション基板２，５毎に設定されている
アドレス（Ｉ１０アドレス）ヲ前記アドレスバス１１に
のせ、さらに信号路１２のアクセス信号を有効にして、
オプション基板２５へのアクセスを試みる。

ここに、前記ＣＰＵ　１の出力したアドレスがオプショ
ン基板２に対するものであった場合には、そのアドレス
は基板２のデコーダ３によってデコートされて、応答信
号生成回路４が応答信号を信号路８に出力するが、オプ
ション基板５は自己ノアドレスを受信していないため動
作せず、応答信号生成回路７は応答信号を出力しない。

同様にして、前記ＣＰＵＩの出力したアドレスがオプシ
ョン基板５に対するものであった場合には、そのアドレ
スは基板５のデコーダ６によってデコードされて、応答
信号生成回路７が応答信号を信号路８に出力するか、オ
プション基板２は自己のアドレスを受信していないため
動作せず、応答信号生成回路４は応答信号を出力しない
。

そして、前記タイムアウト監視回路９は、信号路１２の
アクセス信号が有効になっている時開を監視し、規定時
間以上連続して有効であれば信号路１０よりタイムアウ
トをＣＰＵＩに通知する。

また、さらに、このタイムアウト監視回路９は、前記信
号路８にワイヤード接続された信号路１０ａを有してお
り、ＣＰＩＪ　Ｉかオプション基板の実装の有無を確認
する動作時には、信号路１０ａに出力した信号によって
、信号路８の応答信号を有効にして、ＣＰＵＩのアクセ
スを終了させる。

各基板２，５がＣＰＵＩのアドレス指定に応じて応答信
号を出力する動作は、前記タイムアウト監視回路９に設
定されている規定の監視時間内に終了するため、ＣＰＵ
Ｉからアドレス指定された基板が実装されている場合に
は、タイムアウトが通知されることはない。

つまり、前述の一従来例の方法は、ＣＰＵＩが実装の有
無を確認すべきオプション基板に対してアクセスを試み
た場合に、信号路８よりＣＰＵＩに応答信号が有効に通
知されたときには、そのオプション基板が実装されてい
ると判断し、信号路ｌＯよりＣＰＵＩにタイムアウトが
通知されたときには、オプション基板か実装されていな
いと判断するものである。

なお、従来では、オプション基板の実装有無確認方法と
して、前述の方法以外には、オプション基板の実装状態
を設定するスイ・／チやバッチリーバ、クア、プメモリ
を装備しておき、必要に応じて、これらのスイッチやバ
ッテリーバックアップメモリに設定されている実装状態
をＣＰＵに読み出させることにより、実装の有無を確認
するようにしたものも知られている。

［発明が解決しようとする課題」 しかしながら、前述のタイムアウトを検出する従来方法
では、オプション基板が未実装の場合は、その確認に長
い時間（タイムアウトの規定時間〉が必要となるために
確認処理が遅れ、また、確認処理が終了するまでＣＰＵ
Ｉがバス１１や信号路１２を占有するため、バスの使用
効率やスループットが低下するという問題があった。

また、スイッチやバッテリーバッファノブメモリを使用
する方法では、電子計算機を起動する前に、予めオペレ
ータがオプション基板の実装状態をこれらのスイッチあ
るいはバッテリーバックアップメモリに設定する作業が
必要であり、オプション基板の実装状態を変更する度に
この作業を繰り返さなければならないため、オペレータ
にかかる負担か大きくなり、取り扱い性か低下するとい
う問題があった。

この発明は、前記事情に鑑みてなされたもので、オプ／
ヨ７基板か未実装の場合でも、その確認を短時間で済ま
せることができ、もって、確認処理に要する時間を短縮
するとともに、ハスの使用効率やスルーブツトの低下を
防止することができ、また、さらには、予めオペレータ
か実装状態を設定しておく必要もなく、取り扱い性の向
上を図る上でも優れたオプ／ヨン基板の実装有無確認方
法を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るオプション基板の実装有無確認方法は、モ
ード設定回路と、応答信号生成回路と、ドライバ回路と
を利用して、電子計算機においてオプション基板が実装
されているか否かを確認する方法である。

ここで、前記モード設定回路は、オプション基板が実装
されているか否かの確認処理を実行するための実装確認
モードと、それ以外の通常の処理を実行するための通常
動作モードとを、ＣＰＵからの指令に応じて切替設定す
る回路である。

また、前記応答信号生成回路は、前記ＣＰＵがオプショ
ン基板の実装の有無を確認する処理を実行している時に
は、オプション基板の実装の有無に拘らずＣＰＵに応答
信号を出力し続け、前記ＣＰＵがオプション基板の実装
の有無を確認する処理を実行していない時には、ＣＰＵ
への応答信号の出力を止める回路である。

また、前記ドライバ回路は、前記ＣＰＵがオプ／ヨン基
板の実装の有無を確認する処理を実行すると、ＣＰＵに
アクセスされたオプション基板の有無に対応した判別信
号をＣＰＵに通知する回路である。

そして、前記ＣＰＵには前記応答信号の受信によりオプ
ション基板の実装の有無を確認中であることを認識させ
、この実装の有無の確認中に前記ドライバ回路からＣＰ
Ｕに通知される判別信号によって、ＣＰＵがアクセス中
のオプション基板の存在の有無を確認することを特徴と
している。

５作用１ 以」二の説明から明らかなように、本発明に係るオブ／
ヨシ基板の実装有無確認方法は、オプンヨンＩＩか実装
されているか否かの確認処理を実行するための実装確認
モードを設定し１４るようにし、該実装置ｉｔＸ認モー
ドが設定されているときに前記ＣＰＵか実装の有無を確
認すべきオプション基板に対してアクセスすると、アク
セスされたオプション基板の有無に対応した判別信号を
ドライバ回路より出力させ、この判別信号をＣＰＵに読
み取らせることにより、オプンヨン基板の実装の有無を
確認する。

そのため、ＣＰＵのアクセスに対してオプ／ヨン褪阪か
一定の応答信号をＣＰＵに返すことによって′ノー装さ
れていることを確認する従来の方法と比較すると、タイ
ムアウトの通知を必要とせずに未実装を確認することか
でき、従って、オプション基板が未実装の場合でも、そ
の確認を短時間で済ませることかでき、もって、確認処
理に要する時間を短縮するとともに、バスの使用効率や
スルーブツトの低下を防止することができ、また、さら
には、予めオペレータが実装状態を設定しておく必要も
なく、取り扱い性を向上させることもできる。

［実施例］ 第１図は、本発明に係るオプション基板の実装有無確認
方法の第１実施例を実行する回路図である。

まず、この回路図について説明すると、図中、符号３０
はオプンヨン基板が実装可能な電子計算機のＣＰＵ　（
中央処理装置）であり、３２．３３はいずれも前記ＣＰ
Ｕ３０に接続されるオプション基板であるＩ１０基板で
ある。

前述のそれぞれのオプション基板３２．３３には、テコ
ータＤと、ＡＮＤゲートＧ、と、ドライバｄ、、ｄ、、
ｄ、とが搭載されている。

ここに、デコーダＤは、ＣＰＵ３０から出力されるアド
レスやアクセス信号（リード信号やライト信号）をデコ
ードするためのもので、各デコーダＤには、ＣＰＵ３０
がアドレス（Ｉ１０アドレス）を出力するアドレスバス
３７と、アクセス信号（リード信号またはライト信号）
を出力する信号路３Ｂとが接続されている。アクセス信
号は、ＣＰＵ３０がリードまたはライトの命令を出力し
ているときは、有効信号”Ｈ′となる。

それぞれの基板におけるデコーダＤは、ＣＰＵ３０より
自己の基板がアクセスされた場合に、有効信号“Ｈ”を
信号路４０に出力する。

また、それぞれの基板におけるＡＮＤゲートＧは、モー
ド設定回路４１の出力する識別信号と、前記デコーダＤ
の出力信号とを論理積して、その結果たる論理積信号を
信号路４３に出力する。

前記モード設定回路４１は、前記ＣＰＵ３０からの指令
に応じて、オプション基板３２．３３が実装されている
か否かの確認処理を実行するための実装確認モードと、
それ以外の通常の処理を実行するための通常動作モード
とを切替設定して、設定したモードに対応した識別信号
を出力するものである。

図中の符号４４はＣＰＵ３０がモード設定回路４１に指
令を出すための信号路であり、４５はモード設定回路４
１が出力する識別信号用の信号路である。

該モード設定回路４１の出力する識別信号は、実装確認
モードの時には、有効信号“Ｈ”となり、通常動作モー
ドの時には、無効信号“Ｌ”となる。

前記ドライバｄ　＋、　　ｄ　ｔ＋　　ｄ　ｓは、いず
れも、トライステートのいわゆるバスドライバで、前記
ＡＮＤゲートＧ１の出力信号がイネーブル端子に入力す
る。

ここに、前記ドライバｄ１は、入力が接地されており、
ＡＮＤゲートＧ１の出力信号（論理積信号ンが“Ｈ”の
時に動作して、有効信号”Ｌ”を出力する。それぞれの
基板３２．３３のトライバｄ１の出力信号路４６．４７
は、基板の外で互いにワイヤード接続され、さらに、こ
の接続点電位がプルアップ抵抗４８によって吊られ、信
号路４９を介してドライバ５０の入力に接続されている
。

また、ドライバｄ、、ｄ３は、いずれも従来より基板３
２．３３上に設けられていたもので、ＡＮＤゲートＧ１
の出力信号（論理積信号）が“Ｌ”の時に動作する。

なお、基板３２．３３のドライバｄ！の出力信号１５１
．５２は、互いにワイヤード接続され、さらに、信号路
５３およびデータバスＢ１を介してＣＰＵ３０に接続さ
れている。

また、基板３２．３３のドライバｄ、の出力信号路５４
．５５は、互いにワイヤード接続され、さらに、信号路
５６およびデータバスＢ、を介してＣＰＵ３０に接続さ
れている。

’ｆＲｌ己ドライバ５０は、トライステートのいわゆる
バスドライバで、ＡＮＤゲートＧ、の出力信号をイネー
ブル端子に入力させて、ＡＮＤゲートＧ、の出力が“Ｈ
”の時に、前述のドライバｄ、によって信号路４９に送
出された信号を出力するようにしたものである。

このドライバ５０の出力信号路５７は、前述のドライバ
ｄ、からのデータバスＢ、への信号路５３とワイヤード
接続され、データバスＢ、を介してＣＰＵ３０に接続さ
れている。

このドライバ５０、基板３２．３３上のドライバｄ１、
信号路４６．４７のワイヤード接続、プルアップ抵抗４
８等は、ドライバ回路ｄｘを構成する。

このドライバ回路ｄｘは、ＣＰＵ３０がオプション基板
３２．３３の実装の有無を確認する処理を実行すると、
ＣＰＵ３０にアクセスされたオプション基板の有無に対
応した判別信号（基板が有るときは“Ｌ”の信号、無い
ときは“Ｈ”の信号）をＣＰＵ３０に通知する役割を果
す。

前記ＡＮＤゲートＧ！は、ＣＰＵ３０が信号路３８に出
力するアクセス信号と、前記モード設定回路４１の出力
信号とを論理積して、その結果たる論理積信号を出力す
る。

前記ＣＰ１．；３０のアクセス信号は、ＣＰＵ３０がオ
プション基板３２．３３をアクセス中の時に“Ｉ（゛に
なる。

従って、前記ＡＮＤゲートＧ、の出力は、前記モード設
定回路４１が実装確認モードで有効信号”　Ｈ”を出力
し、かつ、ＣＰＩ、’３０が基板３２３３をアクセス中
でアクセス信号が“Ｈｏとなっている時に限って、”Ｈ
“となる。

このＡＮＤケートＧ、の出力は、前記ドライバ５０のイ
ネーブル端子と、応答信号生成回路６０に入力される。

この応答信号生成回路６０は、前述のオプション基板３
２．３３とは別個に設けたしので、該応答信号生成回路
６０の出力信号路６１は、前述のトライバｄ３からの信
号路５６とワイヤード接続され、データバスＢ、を介し
てＣＰＵ３０に接続されている。そして、この生成回路
６０は、前記ＡＮＤゲートＧ、の出力か’　Ｈ”のとき
には、有効信号である応答信号“Ｈ”を信号路６１に出
力し、ＡＮＤゲートＧ、の出ツノか°Ｌ“のときには、
応答信号の出力を止めて、偏動信号”　Ｌ　”を信号路
６１に出力する。

換言すると、この応答信号生成回路６０は、ＣＰＵ３０
かオプション基板３２．３３の実装の有無を確認する処
理を実行しているときには、応答信号をＣＰＵ３０に出
力し続け、一方、ＣＰＵ３０がオプション基板３２．３
３の実装の有無を確認する処理を実行していないときに
は、応答信号の出力を止めて、無効信号“′Ｌ”をＣＰ
Ｕ３０に出力し続けるものである。

さて、本発明の第１実施例のオプション基板の実装佇無
確認方法は、前記ＣＰＵ３０には前記応答信号生成回路
６０からの応答信号の受信によりオプション基板３２．
３３の実装の有無を確認中であることを認識させ、この
実装の有無の確認中に前記トライバ回路ｄｘからＣＰＵ
３０に通知される判別信号によって、ＣＰＵ３０かアク
セス中のオプンヨン基板３２．３３の存在の有無を確認
するものである。

具体的に手順を追って、一実施例のオプション基板の実
装台Ｓ確認方法を説明する。

オプション基板の実装の有無を確認する場合は、まず、
ＣＰＵ３０が信号路４４に出力する指令によって、モー
ド設定回路４１の設定モードを実装確認モードにし、モ
ード設定回路４１より有効信号“■（パを出力させる。

次に、ＣＰＵ３０に、実装の有無を確認したいオプショ
ン基板のアドレスをアドレスバス３７上に出力させ、さ
らに信号路３８のアクセス信号を有効信号”Ｈｏにする
。

この状、聾で、ＡＮＤゲートＧ、の出力は“Ｈ”となり
、応答信号生成回路６０はデータバスＢ。

に有効信号“Ｈ”を出力して、ＣＰじ３０に確認処理を
実行中であることを認識させる。

一方、オプション基板３２．３３上では、デコーダＤが
アドレスバス３７および信号路３８に出力されたデータ
をデフードし、自己の基板かセレクトされた時は、有効
信号“Ｈｏを信号路４０に出力する。

デコーダＤの出力信号が“Ｈ”の基板において；よ、Ａ
　Ｎ　ＤゲートＧ、の出力か“１１”となり、この“Ｈ
”の信号をイネーブル端子に受けるドライバｄ１は有効
信号“Ｌ゛を出力する。

なお、ＡＮＤケートＧ、の出力が“Ｈｏ“のとき、この
出力をイネーブル端子にうけるトライバｄ。

ｄ３は、動作しない。

そして、前記ドライバｄ、の出力か有効信号゛Ｌ“であ
るときは、トライバ５０の出力信号（Ｉ！Ｉ７ち、ドラ
イバ回路ｄｘの判別信号）か′″Ｌ”となってデータバ
スＢ１に出力され、ＣＰＵ３０がこの判別信号のレベル
（“Ｌ″）を読み取ることにより、ＣＰＵ３０のアクセ
スしたオプンヨン基板３２（又は３３）が実装されてい
ることを確認する。

なお、ＣＰＵ３０がとちらの基板をアクセスしたとして
も、その基板か実装されていれば、前記ドライバ回路ｄ
ｘの出力する判別信号は、実装されていることを示すＬ
”の信号となる。

一方、実装確認モードにおいてＣＰＵ３０がアクセスを
試みたオプション基板が未実装の場合には、プルアップ
抵抗４８により′Ｈ“°レベルの信号が信号路４９を介
してドライバ５０に入力することになり、従って、ドラ
イバ回路ｄｘの出力するｆす別信号は“Ｈ”となり、こ
の“Ｈパレベルの信号かデータバスＢ、に出力され、Ｃ
ＰＵ３０がこの判別信号のレベル（“Ｈ”）を読み取る
ことにより、ＣＰＬ１３０のアクセスしたオプンヨ７基
板３２（又は３３）か実装されていないことを確認、す
る。

なお、前記実施例で、モード設定回路４１か通常動作モ
ードに設定されでいる場合は、応答信号生成回路（３０
か有効信号を出力せず、また、トライバ５０か動作しな
いため、本発明に係る回路か他の回路の動作に悪ｆ￥、
響を及ぼすことはない。

以上の説明から明らかなように、第１実施例のオプノヨ
ン基板の実装有無確認１方法は、モード設定回路４１に
実装確認モードか設定されているときに前記ＣＩ）　Ｕ
　３０か実装の有無を確認すべきオプンヨ７．２１１．
板３２（または３３）に対してアクセスすると、アクセ
スされたオブ／ヨノ基板３２（または３３）の有無に対
応した判別信号をトライバ回路ｄＸより出力させ、この
判別信号をＣＰＬ：３０に読み取らせることにより、オ
プション基板の実装の有無を確認する。

そのため、従来の方法と比較すると、タイムアウトの通
知を必要とせずに未実装を確認することかでき、従って
、オブ７ヨン基板が未実装の場合でも、その確認を短時
間で済ませることができ、もって、確認処理に要する時
間を短縮するとともに、バスの使用効率やスループット
の低下を防止することかでき、また、さらには、予めオ
ペレータか実装状管を設定しておく必要もなく、取り扱
い性を向上させることもできる。

第３図は、本発明の第２実施例を実行する回路図である
。

この第２実施例と第１図に示した第１実施例との相違す
る点は、ＣＰＵ３０から出力されるアドレスやアクセス
信号をデコードするデコーダＤか、オフ／ジン基板３２
．３３上に搭載されるのではなく、基板の外部に装備さ
れた点であり、また、つのデコーダＤを二つのオプショ
ン基板３２゜３３で共有し得るものとした点である。

この第３図の如き構成としても、各オプ／ヨン基板の実
装の有無の確認動作は、第１図のものと同様である（説
明は省略する）。

即ち、第２実施例は、本発明のオプション基板の実装角
″無確認方法においては、デコーダＤを装備する位置は
オプション基板上に限るものでないことを示唆し、また
、各オプノヨン基板毎に個別にデコーダＤを必要とする
ものでないことを示唆するものである。

第４図は、本発明の第３実施例を実行する回路図である
。

この第３実施例と第１図に示した第１実施例との相違す
る点は、オプション基板上のトライバｄを１発止した点
と、トライバ回路ｄｘとして機能させるトライバ５０を
各オプノヨン基板毎にオブ７・ヨン基板の外に装備した
点と、さらに、それぞれのドライバ５０にはオプション
基板上のＡＮＤゲートＧ１の出力を人力させることとし
た点と、それぞれのトライ・・５０の出力は別個のデー
タバス）３１８、′ｉ３１、；二よって個別にＣＰＬ：
３０に到達させるようにした点である。

この第３実施例は、本発明のオプション基板の実装有無
確認方法においては、判別信号を出力するドライバ回路
ｄｘかオプション基板上に搭載したトライバｄ１を含む
構成のものに限定されないことを示唆し、また、判別信
号をＣＰＵに到達させるデータバスをオフンヨン基板毎
に個別に設置し得ることを示唆している。

この第３実施例の構成では、第１実施例における効果た
けてなく、各オプノヨン基板の実装位置までの確認する
ことかてきるという効果が得られる。

なお、オプション基板の数は、前述の各実施例では２枚
としたか、１枚、あるいは３枚以上であっても良い。

［発明の効果］ 以上の説明から明らかなように、本発明に係るオプ／ヨ
７基板の実装有無確認方法は、オプ／ヨン基板か実装さ
れているか否かの確認処理を実行するための実装確認モ
ードを設定し得るようにし、該実装確認モードが設定さ
れているときに前記ＣＰＵか実装の有無を確認すべきオ
プンヨン基板に対してアクセスすると、アクセスされた
オプション基板の有無に対応した判別信号をドライバ回
路より出力させ、この判別信号をＣＰＵに読み取らせる
ことにより、オプション基板の実装の有無を確認する。

そのため、ＣＰＵのアクセスに対してオプンヨン基板か
一定の応答信号をＣＰＵに返すことによって実装されて
いることを確認する従来の方法と比較すると、タイムア
ウトの通知を必要とせずに未実装を確認することかでき
、従って、オプション基板が未実装の場合でも、その確
認を短時間で済ませることかでき、もって、確認処理に
要する時間を短縮するとともに、ハスの使用効率やスル
ーブツトの低下を防止することができ、また、さらには
、予めオペレータか実装状態を設定しておく必要もなく
、取り扱い性を向上させることもてきる。

【図面の簡単な説明】

第１図は本発明の第１実施例を実行する回路図、第２図
は従来のオプション基板の実装有無確認方法の説明図、
第３図は本発明の第２実施例を実行する回路図、第４図
は本発明の第３実施例を実行する回路図である。 ３０・・・　ＣＰＬ；、３２．３３・・・・オプション
基板、Ｄ　・・テコータ、Ｇ、、Ｇ、・・・・ＡＮＤケ
ート、・トライバ、４１・・・・モード設定回路、４プ
ルアツプ抵抗、　　５０・・　ドライバ　ｄｘ・ドライ
バ回路、６０　・応答信号生成回路、Ｂ、Ｘ、、Ｂ、　
　　　テータハス。 本発明の第３実施例を実行する回路図 第４図

Claims (1)

1. 【特許請求の範囲】 電子計算機においてオプション基板が実装されているか
   否かを確認する方法であって、 該オプション基板が実装されているか否かの確認処理を
   実行するための実装確認モードと、それ以外の通常の処
   理を実行するための通常動作モードとをＣＰＵからの指
   令に応じて切替設定するモード設定回路と、 前記ＣＰＵがオプション基板の実装の有無を確認する処
   理を実行している時には、オプション基板の実装の有無
   に拘らずＣＰＵに応答信号を出力し続け、前記ＣＰＵが
   オプション基板の実装の有無を確認する処理を実行して
   いない時には、ＣＰＵへの応答信号の出力を止める応答
   信号生成回路と、 前記ＣＰＵがオプション基板の実装の有無を確認する処
   理を実行すると、ＣＰＵにアクセスされたオプション基
   板の有無に対応した判別信号をＣＰＵに通知するドライ
   バ回路とを備えておいて、前記ＣＰＵには前記応答信号
   の受信によりオプション基板の実装の有無を確認中であ
   ることを認識させ、この実装の有無の確認中に前記ドラ
   イバ回路からＣＰＵに通知される判別信号によって、Ｃ
   ＰＵがアクセス中のオプション基板の存在の有無を確認
   することを特徴としたオプション基板の実装有無確認方
   法。