JPH02280510A - 乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は乗算回路に関し、特に周波数変換回路等に使用
され集積回路化に適した乗算回路に関する。

〔従来の技術〕

従来、受信機の周波数変換回路等に使用される集積回路
化された乗算回路としては、第１の例として第２図に示
すようなバイポーラトランジスタＢ、Ｔ１．〜Ｂ　Ｔ　
１６による双差動型の乗算回路が使用されていた。

第２図において、バイポーラトランジスタＢＴ、、、Ｂ
Ｔ、６のベースには互いに逆相でｆｌａなる周波数の入
力信号Ｖ１．が加えられ、バイポーラトランジスタＢＴ
’Ｂ、ＢＴ１４とバイポーラトランジスタＢＴ！２．Ｂ
Ｔ１３のベースには互いに逆相でｆ　ａｓ。なる周波数
の局部発振信号ＶＯ３Ｃが加えられ、乗算出力としてＦ
　ａａｌＬ１＝　Ｆ　ｏｓ。−ＦＩｎまたはＦ　ｏｗ＊
２＝　Ｆ　Ｉａ＋　Ｆ　ｏａｏなる周波数の信号が得ら
れ、これら周波数Ｆ。ｕｔｌｎ　Ｆｏｕｔ２の内の必要
な周波数成分を中間周波トランス２によって選択して出
力信号Ｖ、を得る構成となっていた。

この乗算回路においては、変換効率を向上させるため、
バイポーラトランジスタＢＴ、、〜ＢＴ、４による差動
回路は、局部発振信号ＶＯ！ＩＣでスイッチング動作を
させている。

また、入力信号ＶＩＮは、バイポーラトランジスタＢＴ
、、、ＢＴ１．のエミッタ間には抵抗Ｒ１２が接続され
ているが、この理由は、バイポーラトランジスタの増幅
特性が指数関数的になっていて、入力ダイナミックレン
ジが小さいためにおこる相互変調妨害を小さくするため
である。

このことについて、第３図に示された等価回路で説明す
る。

入力信号をＶｔ、バイポーラトランジスタＢＴｓのコレ
クタに流れる電流をＩＯ，、バイポーラトランジスタＢ
Ｔ、、、ＢＴ、６の共通エミッタに接続される定電流源
の電流値を工。とすれば、この差動回路の相互コンダク
タンスｇｍは、 ｋはボルツマン定数、Ｔは絶対温度である。

（１）式より、相互コンダクタンスｇｍは■１；０Ｔ で最大となり、また入力信号Ｖ−が一＝２６　ｍ　ｖ以
上になると出力電流１ｃｌは飽和しはじめる。出力が飽
和するということは、入力に対して出力が比例しないと
いうことであり、周波数変換回路において出力が飽和す
るということは相互変調妨害を生じることになる。

この相互変調妨害は、ｆｓ＝２ｆ、−ｆ２（ｆ、、希望
受信周波数＋　ｆｌ　＊　ｆ２　：妨害信号）なる関係
になるとき、ｆｌ、ｆ、による信号がｆ５の信号に妨害
波を生じることをいい、放送局の多局化時代をむかえ問
題になっている。

この相互変調妨害を防ぐためには、妨害入力信号レベル
をアッテネータなどで減衰させてやればよいが、同時に
希望信号レベルも減衰させてしまうので、希望入力信号
が小さい場合ＳＮ比（信号レベル対雑音レベル比）の悪
化をまねく上、アッテネータの制御を行なうため回路の
複雑化とコスト上昇につながる１問題点があるので、周
波数変換回路自体の相互変調妨害除去特性を向上させ、
それ以上の特性向上を行なう場合に入力信号を減衰させ
るなどの手段を行なうことになる。

第２図において、抵抗Ｒ１２を挿入したのはこの相互変
調妨害除去特性を向上させるためであり、入力ダイナミ
ックレンジを拡大する方法として一般的に使用されてい
る。

抵抗Ｒ１２を大きくすることにより入力ダイナミックレ
ンジが拡大して相互変調妨害除去能力は向上するが、相
互コンダクタンスｇｍは減少するため周波数変換利得は
低下し、抵抗Ｒ１２で生じる電圧によっておこる電圧性
雑音によって雑音指数も悪化する。このため抵抗Ｒ１２
の値は相互変調妨害除去能力と利得と雑音特性の兼合い
で設定することになり、すべての特性を満足させること
は非常にむずかしい。

バイポーラトランジスタＢ　Ｔ　ｓ　ｔ〜Ｂ　Ｔ　１４
による相互変調妨害の発生は、これらバイポーラトラン
ジスタＢＴ、、〜ＢＴ１４が完全にスイッチングしてい
れば考える必要がなく、バイポーラトランジスタＢＴ１
５．ＢＴ１．からなる差動増幅器の部分のみを考慮すれ
ばよい。

以上の現象はすべて、バイポーラトランジスタの特性が Ｉｏ＝Ｉｓｅｘｐ（ｖＢｔ）”・　　＜２）Ｔ （Ｉ３：バイポーラトランジスタの飽和電流）と表わさ
れ、　ｅｘｐ”の項を含むことに起因する。

このｅｘｐ　”の項を分解すれば、２乗、３乗。

４乗、５乗・・・等の各項の和として表わすことができ
、相互変調妨害は３乗、５乗等の奇数次の項をもつ場合
に発生することが知られている。

そこで、指数特性を持たない素子を使用すれば相互変調
妨害は起らないわけで、例えば２乗特性を持つ電界効果
トランジスタを使用すれば原理的に相互変調妨害は発生
しない。

接合型の電界効果トランジスタの場合、その特性は、ゲ
ート・ソース間電圧がＯ■の時のドレイン電流をＩ　Ｄ
ＳＬ、ゲート・ソース間の電圧をＶ　Ｇ　ｇ　。

ピンチオフ電圧を■２とすれば、ドレイン電流で非常に
よく近似される。

第４図に接合型の電界効果トランジスタによる乗算回路
を使用した周波数変換回路の一例を示す。

この回路においては、入カドランス３により入力信号Ｖ
ＩＮは接合型の電界効果トランジスタＦ　Ｅ　Ｔ　３１
　、　Ｆ　Ｅ　Ｔ　３□のソースに互いに逆相で入力さ
れ、局部発振信号ＶＯ８Ｃは同相で入力される。

周波数変換は局部発振信号ｖ　ｏｓｃによって電界効果
トランジスタＦＥＴ、□、ＦＥＴ３２の順伝達アドミッ
タンスが変化することによって掛算が行なわれることを
利用している。

また、電界効果トランジスタＦＥＴ１．、ＦＥＴ、２自
体、バイポーラトランジスタに比べて低雑音であり、か
つ第２図における抵抗Ｒ１２のような入力ダイナミック
レンジを拡大するための抵抗を挿入する必要がないため
電圧性雑音も小さく、低雑音の周波数変換回路が得られ
る。

しかしこの場合、局部発振信号ｖ　ｏｓｃのレベルは、
１２０ｄＢμ（ＩＶｒｍｓ、）以上必要となる。なお、
第２図に示された周波数変換回路の場合、局部発振信号
ＶＯ！ＩＣのレベルは、ＫＴ／ｑの約８倍の２１０ｍＶ
ｐ−ｐ以上であればバイポーラトランジスタＢＴ１ｔ〜
Ｂ　Ｔ　、、は完全にスイッチングするので、スプリア
スを少なくすることができ比較的容易に集積回路化する
ことができる。

〔発明が解決しようとする課題〕

上述した従来の乗算回路は、使用するトランジスタが第
１の例においてはバイポーラトランジスタのみで構成さ
れ、第２の例においては電界効果トランジスタのみで構
成されているので、第１の例においては、集積回路化に
は適しているものの、バイポーラトランジスタの特性に
起因する相互変調妨害を除去するために利得の低下、雑
音の増大という欠点があり、第２の例においては、相互
変調妨害が発生しないので低雑音、高利得という特徴は
あるものの、高いレベルの局部発振信号が必要となり、
スプリアスを小さくするのがむずかしく、外付素子にて
信号を増幅する必要があると共にコイルに局部発振信号
を加えるためにその端子が必要となるなど、集積回路化
に適しないという欠点がある。

本発明の目的は、相互変調妨害が小さくて低雑音で高利
得という特徴をもち、かつ集積回路化に適した乗算回路
を提供することにある。

〔課題を解決するための手段〕

本発明の乗算回路は、ソースに第１の周波数の第１の入
力信号を入力しゲートに所定の電位を印加する第１の電
界効果トランジスタと、ソースに前記第１の入力信号の
逆相信号を入力しゲートに所定の電位を印加する第２の
電界効果トランジスタと、ベースに第２の周波数の第２
の入力信号を入力しエミッタを前記第１の電界効果トラ
ンジスタのドレインと接続しコレクタを第１の出力端と
接続する第１のバイポーラトランジスタと、ベースに前
記第２の入力信号の逆相信号を入力しエミッタを前記第
１のバイポーラトランジスタのエミッタと接続しコレク
タを第２の出力端と接続する第２のバイポーラトランジ
スタと、ベースに前記第２の入力信号の逆相信号を入力
しエミッタを前記第２の電界効果トランジスタのドレイ
ンと接続しコレクタを前記第１の出力端と接続する第３
のバイポーラトランジスタと、ベースに前記第２の入力
信号を入力しエミッタを前記第３のバイポーラトランジ
スタのエミッタと接続しコレクタを前記第２の出力端と
接続する第４のバイポーラトランジスタとを有している
。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を周波数変換回路に適用した
ときの回路図である。

この実施例は、ソースに、バラン１を介して周波数ｆｌ
Ｎの第１の入力信号ＶＩＮを入力しゲートを接地電位に
固定する接合型の第１の電界効果トランジスタＦＥＴ、
と、ソースに、バラン１を介して入力信号ＶＩＮの逆相
信号を入力しゲートを接地電位に固定する接合型第２の
電界効果トランジスタＦＥＴ２と、ベースに周波数ｆ　
０３Ｃの第２の入力信号である局部発振信号■ｏｓｃを
入力しエミッタを第１の電界効果トランジスタＦＥ７１
のドレインと接続しコレクタを第１の出力端と接続する
第１のバイポーラトランジスタＢＴ１と、ベースに局部
発振信号Ｖ　Ｏ２０の逆相信号を入力しエミッタを第１
のバイポーラトランジスタＢＴ１のエミッタと接続しコ
レクタを第２の出力端と接続する第２のバイポーラトラ
ンジスタＢＴ２と、ベースに局部発振信号ＶＯ５Ｃの逆
相信号を入力しエミッタを第２の電界効果トランジスタ
ＴＥＴ、のドレインと接続しコレクタを前記第１の出力
端と接続する第３のバイポーラトランジスタＢＴ、と、
ベースに局部発振信号ｖ　ｏｓｃを入力しエミッタを第
３のバイポーラトランジスタＢ　Ｔ　ｓのエミッタと接
続しコレクタを前記第２の出力端と接続する第４のバイ
ポーラトランジスタＢＴ４とを有する構成となっており
、これにバラン１と、入力信号Ｖ、Ｎのカップリング用
のコンデンサＣ２と、前記第１及び第２の出力端に接続
された中間周波トランス２と・を付加して周波数変換回
路が構成されている。

局部発振信号ＶＯ８ＣはバイポーラトランジスタＢＴ、
、ＢＴ、のベース及びバイポーラトランジスタＢ　Ｔ　
２　、　Ｂ　Ｔ　ｓのエミッタに互に逆相で加えられ、
変換効率を向上させるためバイポーラトランジスタＢＴ
、〜ＢＴ、をスイッチングさせるＴ が、このスイッチングに必要な信号レベルは□の約８倍
の２１０ｍＶｐ−ｐ以上あればよいことは先に述べたが
、このことは電界効果トランジスタのみで構成された第
４図の乗算回路に比べれば小さな局部発振信号レベルで
効率よく周波数変換が行なえることを示し、局部発振信
号レベルが小さくてよいということは集積回路化に適し
ている。

相互変調妨害は入力信号ＶＩＮの入力トランジスタ部分
で発生するが、バイポーラトランジスタＢＴ、〜ＢＴ４
が完全にスイッチング動作を行っていれば、入力信号■
ｌＮの入力トランジスタは接合型の電界効果トランジス
タＦＥＴ、、ＦＥＴ２で構成されているため、前述の（
３）式で示されるように、奇数高次の項を含まないので
、この実施例においては基本的に相互変調妨害は発生し
ない、従って第２図に示された抵抗Ｒ１□等が不要とな
り、低雑音、高利得とすることができる。

なお、バイポーラトランジスタと高周波用の接合型の電
界効果トランジスタとが混在したＩＣのプロセスについ
ては、１９８５年、アイイーイーイー（ＩＥＥＥ）、８
５ＣＨ２１９２／３／８５１００００−０１６４＄０１
．０Ｏｒエフエムレシーバ　アイシー　フアプリケイテ
ド　バイバイ・ジェエフイーテイ　プロセス（ＦＭ　Ｒ
ＥＣＥｒＶＥＲＩＣＦＡＢＲＩＣＡＴＥＤ　ＢＹ　Ｂｌ
−ＪＦＥＴ　ＰＲＯＣＥＳＳ）Ｊ等に示されており実現
されている。

〔発明の効果〕

以上説明したように本発明は、第１の入力信号を入力す
る差動増幅入力部は電界効果トランジスタで形成し、局
部発振信号等の第２の入力信号の２つの差動増幅部はバ
イポーラトランジスタで形成しかつこれらバイポーラト
ランジスタを完全にスイッチングさせる構成とすること
により、集積回路化に適し、かつ相互変調妨害を小さく
して低雑音、高利得とすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を周波数変換回路に適用した
ときの回路図、第２図は従来の乗算回路の第１の例を周
波数変換回路に適用したときの回路図、第３図は第２図
に示された乗算回路の動作を説明するための等価回路図
、第４図は従来の乗算回路の第２の例を周波数変換回路
に適用したときの回路図である。 １・・・バラン、２・・・中間周波トランス、３・・・
入カドランス、ＢＴ、〜ＢＴ４、ＢＴ、、〜ＢＴ、６・
・・バイポーラトランジスタ、Ｃ１，Ｃｔ　、Ｃ３１・
Ｃ３２・・・コンデンサ、ＦＥＴ、、ＦＥＴ、ＦＥＴ３
．。 ＦＥＴ３２・・・電界効果トランジスタ、Ｒ工、Ｒ１、
〜Ｒ１，，Ｒ３，・・・抵抗。

Claims (1)

【特許請求の範囲】
1. ソースに第１の周波数の第１の入力信号を入力しゲート
   に所定の電位を印加する第１の電界効果トランジスタと
   、ソースに前記第１の入力信号の逆相信号を入力しゲー
   トに所定の電位を印加する第２の電界効果トランジスタ
   と、ベースに第２の周波数の第２の入力信号を入力しエ
   ミッタを前記第１の電界効果トランジスタのドレインと
   接続しコレクタを第１の出力端と接続する第１のバイポ
   ーラトランジスタと、ベースに前記第２の入力信号の逆
   相信号を入力しエミッタを前記第１のバイポーラトラン
   ジスタのエミッタと接続しコレクタを第２の出力端と接
   続する第２のバイポーラトランジスタと、ベースに前記
   第２の入力信号の逆相信号を入力しエミッタを前記第２
   の電界効果トランジスタのドレインと接続しコレクタを
   前記第１の出力端と接続する第３のバイポーラトランジ
   スタと、ベースに前記第２の入力信号を入力しエミッタ
   を前記第３のバイポーラトランジスタのエミッタと接続
   しコレクタを前記第２の出力端と接続する第４のバイポ
   ーラトランジスタとを有することを特徴とする乗算回路
   。