JPS5821905A - 負帰環増幅回路 - Google Patents
負帰環増幅回路Info
- Publication number
- JPS5821905A JPS5821905A JP56121106A JP12110681A JPS5821905A JP S5821905 A JPS5821905 A JP S5821905A JP 56121106 A JP56121106 A JP 56121106A JP 12110681 A JP12110681 A JP 12110681A JP S5821905 A JPS5821905 A JP S5821905A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current source
- transistor
- fet
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 7
- 101150073536 FET3 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、直流出力オフセット電圧を除去したカスコー
ド増幅回路の直流安定性を向上した負帰還増幅回路に関
する・ 従来のカスコード増幅回路の出力端子に現われる高い直
流オフセット電圧を除去し１次段との直結接続を容易に
した増幅回路がある。第１図は。
ド増幅回路の直流安定性を向上した負帰還増幅回路に関
する・ 従来のカスコード増幅回路の出力端子に現われる高い直
流オフセット電圧を除去し１次段との直結接続を容易に
した増幅回路がある。第１図は。
かかる直流出力オフセット電圧を除去したカスコード増
幅回路の従来例を示す回路図である。図において、（１
）は入力端子、（３）はＰＥＴ、（５）、（８）は定電
流源、（６）はトランジスタ、（７）は電源、（９）は
出力端子、（２ル（４λαＱは抵抗である。図の如き構
成により。
幅回路の従来例を示す回路図である。図において、（１
）は入力端子、（３）はＰＥＴ、（５）、（８）は定電
流源、（６）はトランジスタ、（７）は電源、（９）は
出力端子、（２ル（４λαＱは抵抗である。図の如き構
成により。
直流動□作においては、定電流源（８）の電流値Ｉ８を
定電流源（５）の電流値Ｉ５からＦＥＴ（３）のドレイ
ン電流Ｉ３を減じた値（ｌ５＝Ｉｓ−Ｉｓ）となるよう
に選定すると、出力端子（９）の直流電位をゼロＶ＜す
ることができる。また、交流動作においては、ＦＩｅＴ
（３）とトランジスタ（６）がカスコード接続されＦ
Ｂ Ｔ（３）のドレイン電圧が電源（７；の電圧によっ
て定するカスコード増幅回路となっている。したがって
、第１図の一路は、カスコード増幅回路として優れた広
帯域低雑音特性を有するが、なお、素子のばらつきや周
囲温度の変化等によってＦＥＴ（３）のドレイン電流中
定電流源（５）あるいは（８）の電流値が変動した場合
、出力端子（９）の直流電位が変動する欠点がある。
定電流源（５）の電流値Ｉ５からＦＥＴ（３）のドレイ
ン電流Ｉ３を減じた値（ｌ５＝Ｉｓ−Ｉｓ）となるよう
に選定すると、出力端子（９）の直流電位をゼロＶ＜す
ることができる。また、交流動作においては、ＦＩｅＴ
（３）とトランジスタ（６）がカスコード接続されＦ
Ｂ Ｔ（３）のドレイン電圧が電源（７；の電圧によっ
て定するカスコード増幅回路となっている。したがって
、第１図の一路は、カスコード増幅回路として優れた広
帯域低雑音特性を有するが、なお、素子のばらつきや周
囲温度の変化等によってＦＥＴ（３）のドレイン電流中
定電流源（５）あるいは（８）の電流値が変動した場合
、出力端子（９）の直流電位が変動する欠点がある。
本発明は、直流出力オフセット電圧を除去すると共に上
述の如き欠点のない直流安定性に優れたカスコード増幅
回路を提供しようとするものである。以下１図面により
本発明を具体的に説明する。
述の如き欠点のない直流安定性に優れたカスコード増幅
回路を提供しようとするものである。以下１図面により
本発明を具体的に説明する。
第２図は１本発明の第１の実施例を示す回路図である０
図において、ＩＩ１図と対応する部分には同一の符号を
付して説明を省略する。ＦＩＴαＤのドレインをＦＩＴ
（３）のドレイン、トランジスタ（６）のエンツタ及び
定電流源（５）の共通接続点に接続し。
図において、ＩＩ１図と対応する部分には同一の符号を
付して説明を省略する。ＦＩＴαＤのドレインをＦＩＴ
（３）のドレイン、トランジスタ（６）のエンツタ及び
定電流源（５）の共通接続点に接続し。
ＦＭＴ ｇυのゲートをコンデンサＵを介して接地する
と共に抵抗Ｉを介してトランジスタ（６）のコレクタと
定電流源（８）の共通接続点である出力端子（９）に接
続する。
と共に抵抗Ｉを介してトランジスタ（６）のコレクタと
定電流源（８）の共通接続点である出力端子（９）に接
続する。
本回路の動作は１次のとおりである。
まず、直流動作について述べる。出力端子（９）の直流
電位は、第１図で説明したとおり、ＦＦ１Ｔ（３）の特
性と定電流源（５３及び（８）の各電流値によって一応
定まるが、何らかの原因によって出力端子（９）の直流
電位が上昇したと仮足すると、抵抗Ｑ４１を介してＦＥ
ＴＱＩＩのゲートの直流電位も上昇するから、 ＦＩＴ
ａυのドレイン電流が増加する。したがって、トランジ
スタ（６）のコレクタ電流はＦＢＴ（ｌυのドレイン電
流の増加分だけ減少することになり、出力端子（９）の
直流電位は下降する。このよ５に１流負帰遺が行なわれ
ることＫより、出力端子（９）の［流電位は一定に保た
れる。よって、素子のばらつきや周囲温度の変化等によ
ってＦＥＴ（３）のドレイン電流や定電流源（５３する
いは（８）の電流値が変動したとしても。
電位は、第１図で説明したとおり、ＦＦ１Ｔ（３）の特
性と定電流源（５３及び（８）の各電流値によって一応
定まるが、何らかの原因によって出力端子（９）の直流
電位が上昇したと仮足すると、抵抗Ｑ４１を介してＦＥ
ＴＱＩＩのゲートの直流電位も上昇するから、 ＦＩＴ
ａυのドレイン電流が増加する。したがって、トランジ
スタ（６）のコレクタ電流はＦＢＴ（ｌυのドレイン電
流の増加分だけ減少することになり、出力端子（９）の
直流電位は下降する。このよ５に１流負帰遺が行なわれ
ることＫより、出力端子（９）の［流電位は一定に保た
れる。よって、素子のばらつきや周囲温度の変化等によ
ってＦＥＴ（３）のドレイン電流や定電流源（５３する
いは（８）の電流値が変動したとしても。
出力端子（９）の直流電位は変動することなく安定であ
る。
る。
次に、交流動作につい【は、出力端子（９）に生じた出
力信号は抵抗α４とコンデンサα３の分圧回路を介して
ＦＩＴ（Ｉｌｌのゲートに印加されるが、可聴周波数帯
域の交流信号における上記分圧回路の分圧比を大きくす
ればＰＩＴＨυは交流信号について関与せず１回路動作
は第１図と同様となる。
力信号は抵抗α４とコンデンサα３の分圧回路を介して
ＦＩＴ（Ｉｌｌのゲートに印加されるが、可聴周波数帯
域の交流信号における上記分圧回路の分圧比を大きくす
ればＰＩＴＨυは交流信号について関与せず１回路動作
は第１図と同様となる。
第３図は１本発明の１ｉＩ２の実施例を示す回路図であ
る。本例は、コンデンサＱ３なＩｌｌｇ図のように接地
する代わりにＦＩＴ（３）のグー）Ｋ接続したものであ
る。本回路の直流動作は、ｔ４２図のものと同様であり
、交流動作についてもほぼ同様である。
る。本例は、コンデンサＱ３なＩｌｌｇ図のように接地
する代わりにＦＩＴ（３）のグー）Ｋ接続したものであ
る。本回路の直流動作は、ｔ４２図のものと同様であり
、交流動作についてもほぼ同様である。
すなわち、出力端子（９）Ｋ生じた出力信号は、抵抗Ｑ
４１を介してＦＲＴｇυのゲートに印加されるが、 Ｆ
ＥＴαυのゲートはコンデンサαコを介してＦＥＴ（３
）のゲートと入力端子（１）とにＩＩ続されているから
、入力端子（１） Ｋ ＩＩ ＩＩされる一般に低イン
ピーダンスの信号源抵抗、コンデンサ０及び抵抗ａ４１
によって分圧される。そこで、コンデンサα３に可聴周
波数帯域の交流信号において短絡とみなしうるＳ度の大
容量のものを用い、抵抗ａΦと上記信号源抵抗による分
圧比を大きくすれば、出力端子（９）に生じた交流出力
信号が、ＦＢＴ（３）及びａυに負帰還されることはな
い、したがって、交流動作においても、第１ｍｌのＦＩ
Ｔ（３） Ｋ Ｆ’ＢＴｕを並列接続したのと等しくな
り第１図中１ｓ２図と同様となる。しかも、 ＦＩＴを
並列動作させているので、８７Ｎ比の向上が期待できる
。
４１を介してＦＲＴｇυのゲートに印加されるが、 Ｆ
ＥＴαυのゲートはコンデンサαコを介してＦＥＴ（３
）のゲートと入力端子（１）とにＩＩ続されているから
、入力端子（１） Ｋ ＩＩ ＩＩされる一般に低イン
ピーダンスの信号源抵抗、コンデンサ０及び抵抗ａ４１
によって分圧される。そこで、コンデンサα３に可聴周
波数帯域の交流信号において短絡とみなしうるＳ度の大
容量のものを用い、抵抗ａΦと上記信号源抵抗による分
圧比を大きくすれば、出力端子（９）に生じた交流出力
信号が、ＦＢＴ（３）及びａυに負帰還されることはな
い、したがって、交流動作においても、第１ｍｌのＦＩ
Ｔ（３） Ｋ Ｆ’ＢＴｕを並列接続したのと等しくな
り第１図中１ｓ２図と同様となる。しかも、 ＦＩＴを
並列動作させているので、８７Ｎ比の向上が期待できる
。
嬉４ｇは１本発明の第３の実施例を示す回路図である。
本例は、Ｉｌｌ３図と比べて、出力信号の直流分を増幅
回路ａ９によって増幅した後に抵抗ａ４を介してＦ）３
Ｔｇυのゲートに加える点が異なる。このように増幅回
路ａ９で増幅すると、ｉＩ直流分負帰還量が増加し、直
流安定性が更に向上する。
回路ａ９によって増幅した後に抵抗ａ４を介してＦ）３
Ｔｇυのゲートに加える点が異なる。このように増幅回
路ａ９で増幅すると、ｉＩ直流分負帰還量が増加し、直
流安定性が更に向上する。
第５図は１本発明の第４の実施例を示す回路図である。
本例は、第３図の回路をダッシュ符号を付した相補特性
の増幅回路と組合わせてプッシュプル構成としたもので
ある。本回路は、直流安定性の向上と共にプッシュプル
構成による周知の歪率減少を計ったものである。
の増幅回路と組合わせてプッシュプル構成としたもので
ある。本回路は、直流安定性の向上と共にプッシュプル
構成による周知の歪率減少を計ったものである。
以上説明したとおり１本発明によれば、簡単な回路構成
で、直流出力オフセット電圧がなく且つ直流安定性に優
れた低歪率・低雑音のカスコード増幅回路を得ることが
できる。
で、直流出力オフセット電圧がなく且つ直流安定性に優
れた低歪率・低雑音のカスコード増幅回路を得ることが
できる。
なお１本発明は、特許請求の範囲に記載した発明の要旨
を逸脱しない範囲内におい【、上述の実施例に限らず種
々の変形、変更をしうるものである。例えば、第４図の
ものにおいてコンデンｔｌを接地してもよく、第５図の
ものにおいてコンデンサαＪを接地してもよい。また、
＄４図のものな第５図と同様のプッシュプル構成にして
もよい。
を逸脱しない範囲内におい【、上述の実施例に限らず種
々の変形、変更をしうるものである。例えば、第４図の
ものにおいてコンデンｔｌを接地してもよく、第５図の
ものにおいてコンデンサαＪを接地してもよい。また、
＄４図のものな第５図と同様のプッシュプル構成にして
もよい。
Ｈ＜、 ＰＥＴ（３）、（３１，Ｑｕ、（１１）ヲ昔通
のトランジスタに置き換えてもよい。
のトランジスタに置き換えてもよい。
第１図は直流オフセット電圧を除去したカスコード増幅
回路の従来例を示す回路図、第２図は本発明の第１実施
例を示す回路図、第３図は本発明の第２実施例を示す回
路図、第４図は本発明の第３実施例を示す回路図、第５
ｒＩＡは本発明の第４実施例を示す回路図である。 （１）・・・・・・入力端子、（３）、（３５・・・・
・・第１トランジスタ。 （６７、（６７・・・・・・第２トランジスタ、ＵＵ、
ａυ・・・・・・第３）ランジスタ、（５）・・・・・
・第１定電流源、（８）・・・・・・第２定電流源、（
９Ｊ・・・・・・出力端子、 （１３，１４） 、 （
１本１４．１５）・・・・・・直流負帰還手段。
回路の従来例を示す回路図、第２図は本発明の第１実施
例を示す回路図、第３図は本発明の第２実施例を示す回
路図、第４図は本発明の第３実施例を示す回路図、第５
ｒＩＡは本発明の第４実施例を示す回路図である。 （１）・・・・・・入力端子、（３）、（３５・・・・
・・第１トランジスタ。 （６７、（６７・・・・・・第２トランジスタ、ＵＵ、
ａυ・・・・・・第３）ランジスタ、（５）・・・・・
・第１定電流源、（８）・・・・・・第２定電流源、（
９Ｊ・・・・・・出力端子、 （１３，１４） 、 （
１本１４．１５）・・・・・・直流負帰還手段。
Claims (1)
- 主電流路が互いに並列に接続された第１．第２及び第３
のトランジスタの並列回路を第１の定電流源に直列に接
続し、上記第１及び第３のトランジスタはそのドレイン
又はコレクタ側を上記第１の定電流源に接続すると共に
上記第１のトランジスタのゲート又はベースに入力信号
を印加し、上記！１１２のトランジスタはそのンース又
はエミッタ側をよ＃ｅ第１の定電流源に接続し、そのド
レイン又はコレクタ側を第２の定電流源に接続すると共
にそのド・レイン又はコレクタより出力信号を取出し、
この出力信号の直流成分を上記第３のトランジスタに負
帰還することを特徴とする負帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121106A JPS5821905A (ja) | 1981-08-01 | 1981-08-01 | 負帰環増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121106A JPS5821905A (ja) | 1981-08-01 | 1981-08-01 | 負帰環増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821905A true JPS5821905A (ja) | 1983-02-09 |
| JPH0145241B2 JPH0145241B2 (ja) | 1989-10-03 |
Family
ID=14803022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121106A Granted JPS5821905A (ja) | 1981-08-01 | 1981-08-01 | 負帰環増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821905A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190011A (ja) * | 1984-03-09 | 1985-09-27 | Matsushita Electric Ind Co Ltd | 電流電圧変換装置 |
| JPH03106207A (ja) * | 1989-09-20 | 1991-05-02 | Sanyo Electric Co Ltd | 増幅回路 |
-
1981
- 1981-08-01 JP JP56121106A patent/JPS5821905A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60190011A (ja) * | 1984-03-09 | 1985-09-27 | Matsushita Electric Ind Co Ltd | 電流電圧変換装置 |
| JPH03106207A (ja) * | 1989-09-20 | 1991-05-02 | Sanyo Electric Co Ltd | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0145241B2 (ja) | 1989-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US3444476A (en) | Direct coupled amplifier with feedback for d.c. error correction | |
| JPH01137710A (ja) | 広帯域増幅器 | |
| US3042875A (en) | D.c.-a.c. transistor amplifier | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| JPH0474882B2 (ja) | ||
| US3304513A (en) | Differential direct-current amplifier | |
| JP2783776B2 (ja) | オペレーショナル・トランスコンダクタンス増幅器 | |
| JPS5821905A (ja) | 負帰環増幅回路 | |
| JPS6132842B2 (ja) | ||
| US4008442A (en) | Signal amplifier circuit with a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| JPS6031287B2 (ja) | 電力増幅器 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPS6311775Y2 (ja) | ||
| US3225305A (en) | Symmetrical transistor amplifier which is self-compensating with respect to changes in temperature | |
| JPS58220508A (ja) | 演算増幅器 | |
| US3469200A (en) | Plural stage transistor amplifier with d.c. feedback | |
| JPS5932211A (ja) | スライス回路 | |
| JPS5974714A (ja) | Ｍｏｓ増幅器 | |
| JPS5911283B2 (ja) | 映像中間周波信号同期検波回路 | |
| JP2005027181A (ja) | Ｍｏｓ集積回路及びその製造方法 | |
| JPH0349460Y2 (ja) | ||
| JPS6125245B2 (ja) |