JPH0983077A - 半導体光装置 - Google Patents
半導体光装置Info
- Publication number
- JPH0983077A JPH0983077A JP23648695A JP23648695A JPH0983077A JP H0983077 A JPH0983077 A JP H0983077A JP 23648695 A JP23648695 A JP 23648695A JP 23648695 A JP23648695 A JP 23648695A JP H0983077 A JPH0983077 A JP H0983077A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- active layer
- electrode layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 マスクに庇を形成することなく、平坦な埋め
込み成長が可能であり、電極層の部分的エッチングを回
避し、素子抵抗の低減が可能な高抵抗埋め込み構造半導
体レーザを提供することを目的とする。 【解決手段】 半導体能動層１と、該半導体能動層１の
上部に位置するクラッド層２と、該クラッド層２の上部
に位置する電極層３とを内蔵するストライプ状のメサ構
造１１を有し、前記メサ構造１１の両側が半絶縁性半導
体結晶７によって埋め込まれている半導体光装置におい
て、前記メサ構造１１の断面の形状が、前記電極層３か
ら前記クラッド層２のある位置３６に至るまでは裾広が
りの順テーパ状１２であり、前記クラッド層２のある位
置３６から前記活性層１に至るまでは裾狭まりの逆テー
パ状１３であることを特徴とする。
込み成長が可能であり、電極層の部分的エッチングを回
避し、素子抵抗の低減が可能な高抵抗埋め込み構造半導
体レーザを提供することを目的とする。 【解決手段】 半導体能動層１と、該半導体能動層１の
上部に位置するクラッド層２と、該クラッド層２の上部
に位置する電極層３とを内蔵するストライプ状のメサ構
造１１を有し、前記メサ構造１１の両側が半絶縁性半導
体結晶７によって埋め込まれている半導体光装置におい
て、前記メサ構造１１の断面の形状が、前記電極層３か
ら前記クラッド層２のある位置３６に至るまでは裾広が
りの順テーパ状１２であり、前記クラッド層２のある位
置３６から前記活性層１に至るまでは裾狭まりの逆テー
パ状１３であることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体光装置に関
する。詳しくは、高速で動作する光素子に適用されるも
のである。
する。詳しくは、高速で動作する光素子に適用されるも
のである。
【０００２】
【従来の技術】半絶縁性ＩnＰ結晶を埋め込み層とする
高抵抗層埋め込み構造半導体光素子は、素子容量が小さ
く、高速変調が可能となることから、大容量伝送用光源
として重要視されている。このような埋め込み構造半導
体光素子の代表的なものとしては、高抵抗埋め込み構造
半導体レーザがある。この高抵抗埋め込み構造半導体レ
ーザの製作工程では、メサストライプの平坦化埋め込み
成長が重要である。
高抵抗層埋め込み構造半導体光素子は、素子容量が小さ
く、高速変調が可能となることから、大容量伝送用光源
として重要視されている。このような埋め込み構造半導
体光素子の代表的なものとしては、高抵抗埋め込み構造
半導体レーザがある。この高抵抗埋め込み構造半導体レ
ーザの製作工程では、メサストライプの平坦化埋め込み
成長が重要である。
【０００３】即ち、図５（ａ）に示すような活性層２７
を備えた幅２μｍ、高さ３μｍ程度のメサストライプ３
３を、メサストライプ３３上部に配置されたＳiＯ2膜３
２を選択埋め込み成長用マスクとして、ＩnＰへのＦeド
ーピングが容易である有機金属気相成長法（ＭＯＶＰＥ
法）により埋め込み成長を行うと、図５（ｂ）に示すよ
うに、メサストライプ３３の側面は、半絶縁性を有する
ＦeドープＩnＰ層３４により埋め込まれるものの、メサ
ストライプ３３上部において、異常成長部３５が発生
し、これが電極形成工程を困難にする。
を備えた幅２μｍ、高さ３μｍ程度のメサストライプ３
３を、メサストライプ３３上部に配置されたＳiＯ2膜３
２を選択埋め込み成長用マスクとして、ＩnＰへのＦeド
ーピングが容易である有機金属気相成長法（ＭＯＶＰＥ
法）により埋め込み成長を行うと、図５（ｂ）に示すよ
うに、メサストライプ３３の側面は、半絶縁性を有する
ＦeドープＩnＰ層３４により埋め込まれるものの、メサ
ストライプ３３上部において、異常成長部３５が発生
し、これが電極形成工程を困難にする。
【０００４】この異常成長を抑制し、平坦化埋め込み成
長を実現することで、電極形成工程を容易ならしめるた
め、従来、マスクに庇を形成することが実施されてきた
（参考文献：T.Tanbun-Ek等、Electronics Letters vo
l.24(1988)1483-1484)。即ち、図４（ａ）に示すよう
に、活性層１７を備え、その上部にＳiＯ2膜２１からな
るマスクを配置したメサストライプを形成後、図４
（ｂ）に示すように、ＳiＯ2膜２１とクラッド１８との
選択エッチングを行うことにより、電極層１９の一部を
エッチングし、ＳiＯ2膜２１の一部を庇２４としたメサ
ストライプ２５を作製する。
長を実現することで、電極形成工程を容易ならしめるた
め、従来、マスクに庇を形成することが実施されてきた
（参考文献：T.Tanbun-Ek等、Electronics Letters vo
l.24(1988)1483-1484)。即ち、図４（ａ）に示すよう
に、活性層１７を備え、その上部にＳiＯ2膜２１からな
るマスクを配置したメサストライプを形成後、図４
（ｂ）に示すように、ＳiＯ2膜２１とクラッド１８との
選択エッチングを行うことにより、電極層１９の一部を
エッチングし、ＳiＯ2膜２１の一部を庇２４としたメサ
ストライプ２５を作製する。
【０００５】かかるメサストライプ２５においては、図
４（ｃ）に示すように、ＭＯＶＰＥ法での埋め込み成長
において、異常成長の発生が抑制され、メサストライプ
２５の両側がＦeドープＩnＰ層２６によって平坦に埋め
込まれた構造を容易に実現することができる。
４（ｃ）に示すように、ＭＯＶＰＥ法での埋め込み成長
において、異常成長の発生が抑制され、メサストライプ
２５の両側がＦeドープＩnＰ層２６によって平坦に埋め
込まれた構造を容易に実現することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
平坦化埋め込み成長方法並びにこれにより得られた埋め
込み構造には、次のような問題点があった。先ず、第１
に、庇の形成を電極層側面を選択的にエッチングするこ
とで実施しているため、メサストライプ２５の長手方向
に沿って幅が均一な庇２４を形成することは困難であ
り、素子作製歩留りを損なう要因となる。
平坦化埋め込み成長方法並びにこれにより得られた埋め
込み構造には、次のような問題点があった。先ず、第１
に、庇の形成を電極層側面を選択的にエッチングするこ
とで実施しているため、メサストライプ２５の長手方向
に沿って幅が均一な庇２４を形成することは困難であ
り、素子作製歩留りを損なう要因となる。
【０００７】また、第２に、図４（ｃ）に示すように、
庇２４の形成により、電極層１９の幅が小さくなり、こ
のことは素子抵抗を増大させ、素子特性を損なう要因と
なる。本発明は、上記従来技術に鑑みてなされたもので
あり、マスクに庇を形成することなく、平坦な埋め込み
成長が可能であり、電極層の部分的エッチングを回避
し、素子抵抗の低減が可能な高抵抗埋め込み構造半導体
レーザを提供することを目的とする。
庇２４の形成により、電極層１９の幅が小さくなり、こ
のことは素子抵抗を増大させ、素子特性を損なう要因と
なる。本発明は、上記従来技術に鑑みてなされたもので
あり、マスクに庇を形成することなく、平坦な埋め込み
成長が可能であり、電極層の部分的エッチングを回避
し、素子抵抗の低減が可能な高抵抗埋め込み構造半導体
レーザを提供することを目的とする。
【０００８】
【課題を解決するための手段】図６は、本願発明による
光素子の断面図である。半導体能動層１０１と、該半導
体能動層１０２の上部に位置するクラッド層１０２と、
該クラッド層１０２の上部に位置する電極層１０３とを
内蔵するストライプ状のメサ構造体１０４を有し、前記
メサ構造体１０４の両側が半絶縁性半導体結晶１０５に
よって埋め込まれている半導体光装置において、前記メ
サ構造体１０４の断面の形状が、前記電極層１０３乃至
は前記クラッド層１０２に存する位置を境にして、前記
電極層１０３側については裾広がりの順テーパ状であ
り、前記半導体能動層１０１側は裾狭まりの逆テーパ状
であることを特徴とする半導体光素子である。
光素子の断面図である。半導体能動層１０１と、該半導
体能動層１０２の上部に位置するクラッド層１０２と、
該クラッド層１０２の上部に位置する電極層１０３とを
内蔵するストライプ状のメサ構造体１０４を有し、前記
メサ構造体１０４の両側が半絶縁性半導体結晶１０５に
よって埋め込まれている半導体光装置において、前記メ
サ構造体１０４の断面の形状が、前記電極層１０３乃至
は前記クラッド層１０２に存する位置を境にして、前記
電極層１０３側については裾広がりの順テーパ状であ
り、前記半導体能動層１０１側は裾狭まりの逆テーパ状
であることを特徴とする半導体光素子である。
【０００９】〔作用〕従来の高抵抗層埋め込み構造半導
体レーザでは、電極層を一部エッチングすることでマス
クに庇を形成し、これにより平坦化埋め込み成長を実現
していた。しかしながら、この方法では、庇形成の制御
性が悪く、素子作製歩留りが低くなるばかりでなく、電
極層幅が狭くなるため、素子抵抗の小さい高抵抗埋め込
み構造半導体レーザを得にくいとった問題があった。こ
れに対して本発明による半導体光装置では、その素子作
製工程で形成されるメサストライプの形状が、マスクが
配置される電極層、若しくは電極層と電極層付近のクラ
ッド層の一部が裾広がりの順テーパ形状となっている。
体レーザでは、電極層を一部エッチングすることでマス
クに庇を形成し、これにより平坦化埋め込み成長を実現
していた。しかしながら、この方法では、庇形成の制御
性が悪く、素子作製歩留りが低くなるばかりでなく、電
極層幅が狭くなるため、素子抵抗の小さい高抵抗埋め込
み構造半導体レーザを得にくいとった問題があった。こ
れに対して本発明による半導体光装置では、その素子作
製工程で形成されるメサストライプの形状が、マスクが
配置される電極層、若しくは電極層と電極層付近のクラ
ッド層の一部が裾広がりの順テーパ形状となっている。
【００１０】このような順テーパ形状を有するメサスト
ライプ側面の結晶面では、成長速度が遅いため、埋め込
み成長過程においてマスク近くで結晶が成長しずらく、
このため、異常成長が発生しにくくなり、平坦化埋め込
み成長を容易に実現することが可能となる。また、庇形
成のために従来必要であった電極層の一部エッチングが
不要となるため、電極層幅が十分に確保され、低抵抗の
素子を得ることができる。更に、順テーパ部の終端から
活性層に至るまで、逆テーパ形状とすることにより、活
性層幅が著しく広がることがない。
ライプ側面の結晶面では、成長速度が遅いため、埋め込
み成長過程においてマスク近くで結晶が成長しずらく、
このため、異常成長が発生しにくくなり、平坦化埋め込
み成長を容易に実現することが可能となる。また、庇形
成のために従来必要であった電極層の一部エッチングが
不要となるため、電極層幅が十分に確保され、低抵抗の
素子を得ることができる。更に、順テーパ部の終端から
活性層に至るまで、逆テーパ形状とすることにより、活
性層幅が著しく広がることがない。
【００１１】
【発明の実施の形態】図１に本発明の一実施例に係る高
抵抗埋め込み構造半導体レーザを示す。同図に示すよう
に、ｎ型ＩnＰ基板６上の第１のメサストライプ１１に
おいて、ｐ型ＩnＰクラッド層２とｎ型ＩnＰバッファ層
５によって、活性層１が上下から挟まれている。活性層
１は、半導体レーザの能動層であり、発光波長１．３μ
ｍに相当するＩnＧaＡsＰ半導体結晶である。
抵抗埋め込み構造半導体レーザを示す。同図に示すよう
に、ｎ型ＩnＰ基板６上の第１のメサストライプ１１に
おいて、ｐ型ＩnＰクラッド層２とｎ型ＩnＰバッファ層
５によって、活性層１が上下から挟まれている。活性層
１は、半導体レーザの能動層であり、発光波長１．３μ
ｍに相当するＩnＧaＡsＰ半導体結晶である。
【００１２】第１のメサストライプ１１の両脇は、Ｆe
をドーピングすることで得られた、半絶縁性高抵抗Ｉn
Ｐ結晶からなる電流阻止層７によって埋め込まれてい
る。第１のメサストライプ１１の上端部には、ｐ型電極
９と良好なコンタクトが得られるように、ｐ型ＩnＧaＡ
sからなる電極層３が設けられている。電極層３とｐ型
ＩnＰクラッド層２との間には、ホールの注入効率を向
上させるため、１．３μｍ帯ｐ型ＩnＧaＡsＰバッファ
層４が挿入されている。
をドーピングすることで得られた、半絶縁性高抵抗Ｉn
Ｐ結晶からなる電流阻止層７によって埋め込まれてい
る。第１のメサストライプ１１の上端部には、ｐ型電極
９と良好なコンタクトが得られるように、ｐ型ＩnＧaＡ
sからなる電極層３が設けられている。電極層３とｐ型
ＩnＰクラッド層２との間には、ホールの注入効率を向
上させるため、１．３μｍ帯ｐ型ＩnＧaＡsＰバッファ
層４が挿入されている。
【００１３】ｎ型ＩnＰ基板６の下面には、ｎ型電極１
０が全面に形成されている。素子上面には、ｐ型電極９
が形成されている。ｐ型電極９と電流阻止層７との間
は、一部がＳiＯ2膜８によって隔てられている。本実施
例におけるメサストライプの構造を、図２に示す。同図
に示すように、メサストライプの側面形状は、ＳiＯ2マ
スク１４から、ｐ型ＩnＰクラッド層２の所定の位置３
６までは、裾広がりの順テーパ形状側面１２となり、ま
た、ｐ型ＩnＰクラッド層２の所定の位置３６から活性
層１に至るまでは、逆テーパ形状側面１３となってい
る。この結果、活性層１の幅が広がり過ぎることはな
い。
０が全面に形成されている。素子上面には、ｐ型電極９
が形成されている。ｐ型電極９と電流阻止層７との間
は、一部がＳiＯ2膜８によって隔てられている。本実施
例におけるメサストライプの構造を、図２に示す。同図
に示すように、メサストライプの側面形状は、ＳiＯ2マ
スク１４から、ｐ型ＩnＰクラッド層２の所定の位置３
６までは、裾広がりの順テーパ形状側面１２となり、ま
た、ｐ型ＩnＰクラッド層２の所定の位置３６から活性
層１に至るまでは、逆テーパ形状側面１３となってい
る。この結果、活性層１の幅が広がり過ぎることはな
い。
【００１４】本実施例に係る高抵抗埋め込み構造半導体
レーザは、図３に示す工程により、製造される。先ず、
図３（ａ）に示すように、（１００）面ｎ型基板（キャ
リア濃度２×１０18ｃｍ-3）６上に、Ｓeをドーパント
とするｎ型ＩnＰバッファ層（キャリア濃度１×１０18
ｃｍ-3、厚さ０．２μｍ）５、発光波長１．３μｍに相
当するＩnＧaＡsＰ活性層（厚さ０．１５μｍ）１、Ｚn
をドーパントとするｐ型ＩnＰクラッド層（キャリア濃
度１×１０18ｃｍ-3、厚さ０．１５μｍ）２、Ｚnをド
ーパントとするｐ型ＩnＧaＡsＰバッファ層（キャリア
濃度１×１０18ｃｍ-3、厚さ０．２μｍ）４、Ｚnをド
ーパントとするｐ型ＩnＧaＡsからなる電極層（キャリ
ア濃度１×１０19ｃｍ-3、厚さ０．３μｍ）３を順に減
圧有機金属気相成長法により形成した後、ＳiＯ2マスク
（幅２．０μｍ、厚さ０．２μｍ）１４を形成する。
レーザは、図３に示す工程により、製造される。先ず、
図３（ａ）に示すように、（１００）面ｎ型基板（キャ
リア濃度２×１０18ｃｍ-3）６上に、Ｓeをドーパント
とするｎ型ＩnＰバッファ層（キャリア濃度１×１０18
ｃｍ-3、厚さ０．２μｍ）５、発光波長１．３μｍに相
当するＩnＧaＡsＰ活性層（厚さ０．１５μｍ）１、Ｚn
をドーパントとするｐ型ＩnＰクラッド層（キャリア濃
度１×１０18ｃｍ-3、厚さ０．１５μｍ）２、Ｚnをド
ーパントとするｐ型ＩnＧaＡsＰバッファ層（キャリア
濃度１×１０18ｃｍ-3、厚さ０．２μｍ）４、Ｚnをド
ーパントとするｐ型ＩnＧaＡsからなる電極層（キャリ
ア濃度１×１０19ｃｍ-3、厚さ０．３μｍ）３を順に減
圧有機金属気相成長法により形成した後、ＳiＯ2マスク
（幅２．０μｍ、厚さ０．２μｍ）１４を形成する。
【００１５】次に、図３（ｂ）に示すように、反応性イ
オンエッチングを用い、ＳiＯ2マスク１４をエッチング
用マスクとして、ｐ型ＩnＰクラッド層２の一部に至る
まで、エッチングを進め、高さ０．７μｍ程度の順テー
パ形状の第２のメサストライプ１５を形成する。引き続
き、図３（ｃ）に示すように、塩素系のエッチングを用
い、ＳiＯ2マスク１４をエッチング用マスクとして、ｐ
型ＩnＰクラッド層２のみを選択的にエッチングし、高
さ２．０μｍ程度の第３のメサストライプ１６を形成す
る。このような選択的エッチングにより形成されたｐ型
ＩnＰクラッド層２の側面は逆テーパ形状となる。
オンエッチングを用い、ＳiＯ2マスク１４をエッチング
用マスクとして、ｐ型ＩnＰクラッド層２の一部に至る
まで、エッチングを進め、高さ０．７μｍ程度の順テー
パ形状の第２のメサストライプ１５を形成する。引き続
き、図３（ｃ）に示すように、塩素系のエッチングを用
い、ＳiＯ2マスク１４をエッチング用マスクとして、ｐ
型ＩnＰクラッド層２のみを選択的にエッチングし、高
さ２．０μｍ程度の第３のメサストライプ１６を形成す
る。このような選択的エッチングにより形成されたｐ型
ＩnＰクラッド層２の側面は逆テーパ形状となる。
【００１６】更に、図３（ｄ）に示すように、反応性イ
オンエッチングを用い、ＳiＯ2マスク１４をエッチング
用マスクとして、ｎ型ＩnＰ基板６の一部に至るまでエ
ッチングを進め、高さ２．４μｍ程度の第１のメサスト
ライプ１１を形成する。これまでの工程により、ｐ型Ｉ
nＰクラッド層２の所定の位置３６を境に、電極層側が
順テーパ形状、活性層側が逆テーパ形状の第１のメサス
トライプ１１を形成することができた。
オンエッチングを用い、ＳiＯ2マスク１４をエッチング
用マスクとして、ｎ型ＩnＰ基板６の一部に至るまでエ
ッチングを進め、高さ２．４μｍ程度の第１のメサスト
ライプ１１を形成する。これまでの工程により、ｐ型Ｉ
nＰクラッド層２の所定の位置３６を境に、電極層側が
順テーパ形状、活性層側が逆テーパ形状の第１のメサス
トライプ１１を形成することができた。
【００１７】その後、図３（ｅ）に示すように、メサス
トライプ１１の両脇を、減圧有機金属気相成長法を用
い、ＦeドープＩnＰ層によって埋め込み、電流阻止層７
を形成した。最後に、ｎ型電極１０、ＳiＯ2膜８、ｐ型
電極９を形成し、個々のレーザチップに切り出して、図
１に示すような構造の半導体レーザを得た。
トライプ１１の両脇を、減圧有機金属気相成長法を用
い、ＦeドープＩnＰ層によって埋め込み、電流阻止層７
を形成した。最後に、ｎ型電極１０、ＳiＯ2膜８、ｐ型
電極９を形成し、個々のレーザチップに切り出して、図
１に示すような構造の半導体レーザを得た。
【００１８】製作された半導体レーザの室温における特
性は、発振閾値電流１５ｍＡ、閾値での外部微分量子効
率０．２５Ｗ／Ａであった。素子抵抗は、３．５Ωと十
分に小さい値が得られ、注入電流の増加に伴う微分効率
の低下は見られなかった。また、５０℃、１０ｍＷの使
用環境下において、長期間にわたって顕著な素子特性の
劣化は見られなかった。更に、庇の形成といった制御性
の乏しい工程が不要となったため、上述した素子特性、
寿命特性を備えた半導体レーザを再現性よく、また歩留
りよく得ることができた。
性は、発振閾値電流１５ｍＡ、閾値での外部微分量子効
率０．２５Ｗ／Ａであった。素子抵抗は、３．５Ωと十
分に小さい値が得られ、注入電流の増加に伴う微分効率
の低下は見られなかった。また、５０℃、１０ｍＷの使
用環境下において、長期間にわたって顕著な素子特性の
劣化は見られなかった。更に、庇の形成といった制御性
の乏しい工程が不要となったため、上述した素子特性、
寿命特性を備えた半導体レーザを再現性よく、また歩留
りよく得ることができた。
【００１９】尚、本実施例では、活性層として、ＩnＧa
ＡsＰ半導体層のみからなるものについて述べたが、本
発明はこれに限るものではなく、多重量子井戸構造や歪
層超格子など複数の半導体層から構成される活性層を備
えた半導体レーザにも適用することができる。また、活
性層の材料系としても、本実施例では、ＩnＧaＡsＰ／
ＩnＰ系を用いて説明したが、本発明は、これに限るも
のではなく、ＩnＧaＡs／ＩnＡlＡs、ＧaＡs／ＡlＧaＡ
s系にも適用することができる。
ＡsＰ半導体層のみからなるものについて述べたが、本
発明はこれに限るものではなく、多重量子井戸構造や歪
層超格子など複数の半導体層から構成される活性層を備
えた半導体レーザにも適用することができる。また、活
性層の材料系としても、本実施例では、ＩnＧaＡsＰ／
ＩnＰ系を用いて説明したが、本発明は、これに限るも
のではなく、ＩnＧaＡs／ＩnＡlＡs、ＧaＡs／ＡlＧaＡ
s系にも適用することができる。
【００２０】更に、半導体レーザとしては、本実施例で
述べたファブリペロー型レーザに限るものではなく、本
発明は、回折格子を備えた分布帰還型半導体レーザ、分
布ブラッグ反射半導体レーザにも適用することができ
る。本発明は、半導体レーザのみに限定されるものでは
なく、外部変調器を備えた半導体レーザ等複数の素子を
集積した集積型発光装置においても、本実施例と同様な
素子構造を得ることができる。
述べたファブリペロー型レーザに限るものではなく、本
発明は、回折格子を備えた分布帰還型半導体レーザ、分
布ブラッグ反射半導体レーザにも適用することができ
る。本発明は、半導体レーザのみに限定されるものでは
なく、外部変調器を備えた半導体レーザ等複数の素子を
集積した集積型発光装置においても、本実施例と同様な
素子構造を得ることができる。
【００２１】更に、本実施例は、半導体レーザに限られ
るものではなく、導波型受光素子や、強度光変調器、位
相変調器等、他の光素子にも適用できる。この場合にお
いて、半導体能動層は、受光層、光吸収層、屈折率変化
層となることはいうに及ばない。
るものではなく、導波型受光素子や、強度光変調器、位
相変調器等、他の光素子にも適用できる。この場合にお
いて、半導体能動層は、受光層、光吸収層、屈折率変化
層となることはいうに及ばない。
【００２２】
【発明の効果】以上、実施例に基づいて具体的に説明し
たように、本発明によるならば、マスク近くのメサスト
ライプ形状が、成長速度の遅い結晶面から構成される順
テーパ形状であることから、庇を形成することなく異常
成長の発生が抑制され、平坦化埋め込み成長を容易に実
現できた。このため、庇形成のために従来必要であった
電極層一部のエッチングといった制御性の乏しいプロセ
スが不要となり、素子作製歩留りの向上が可能となっ
た。また、電極層の一部エッチングが不要となり、電極
層幅を十分に確保することができるようになったため、
素子抵抗の低減が可能となり、素子特性の向上や長期安
定動作を容易に実現できるようになった。
たように、本発明によるならば、マスク近くのメサスト
ライプ形状が、成長速度の遅い結晶面から構成される順
テーパ形状であることから、庇を形成することなく異常
成長の発生が抑制され、平坦化埋め込み成長を容易に実
現できた。このため、庇形成のために従来必要であった
電極層一部のエッチングといった制御性の乏しいプロセ
スが不要となり、素子作製歩留りの向上が可能となっ
た。また、電極層の一部エッチングが不要となり、電極
層幅を十分に確保することができるようになったため、
素子抵抗の低減が可能となり、素子特性の向上や長期安
定動作を容易に実現できるようになった。
【図１】本発明の一実施例に係る半導体レーザの構造図
である。
である。
【図２】本発明の一実施例に係るメサストライプの構造
図である。
図である。
【図３】本発明の一実施例に係る半導体レーザの製造工
程図である。
程図である。
【図４】従来の庇を備えたメサストライプの構造及び平
坦化された埋め込み形状を示す説明図である。
坦化された埋め込み形状を示す説明図である。
【図５】従来の庇のないメサストライプの構造及び異常
成長の発生した埋め込み形状を示す説明図である。
成長の発生した埋め込み形状を示す説明図である。
【図６】本発明による光素子の断面図である。
１ １．３μｍ帯ノンドープＩnＧaＡsＰ活性層 ２ ｐ型ＩnＰクラッド層 ３ ｐ型ＩnＧaＡs電極層 ４ １．３μｍ帯ｐ型ＩnＧaＡsＰバッファ層 ５ ｎ型ＩnＰバッファ層 ６ ｎ型ＩnＰ基板 ７ 半絶縁性ＦeドープＩnＰ電流阻止層 ８ ＳiＯ2膜 ９ ｐ型電極 １０ ｎ型電極 １１ 第１のメサストライプ １２ 順テーパ形状側面 １３ 逆テーパ形状側面 １４ ＳiＯ2マスク １５ 第２のメサストライプ １６ 第３のメサストライプ １７ 活性層 １８ ｐ型クラッド層 １９ ｐ型バッファ層 ２０ ｎ型バッファ層 ２１ ＳiＯ2マスク ２２ ｎ型基板 ２３ サイドエッチされた活性層部分 ２４ 電極層の一部をサイドエッチングすることで形成
された庇 ２５ 庇を備えたメサストライプ ２６ 半絶縁性ＦeドープＩnＰ電流阻止層 ２７ 活性層 ２８ ｐ型クラッド層 ２９ ｐ型電極層 ３０ ｎ型バッファ層 ３１ ｎ型ＩnＰ基板 ３２ ＳiＯ2マスク ３３ 庇のないメサストライプ ３４ 半絶縁性ＦeドープＩnＰ電流阻止層 ３５ 異常成長部分 ３６ ｐ型ＩnＰクラッド層の所定の位置 １０１ 半導体能動層 １０２ クラッド層 １０３ 電極層 １０４ メサ構造体 １０５ 半絶縁性半導体結晶
された庇 ２５ 庇を備えたメサストライプ ２６ 半絶縁性ＦeドープＩnＰ電流阻止層 ２７ 活性層 ２８ ｐ型クラッド層 ２９ ｐ型電極層 ３０ ｎ型バッファ層 ３１ ｎ型ＩnＰ基板 ３２ ＳiＯ2マスク ３３ 庇のないメサストライプ ３４ 半絶縁性ＦeドープＩnＰ電流阻止層 ３５ 異常成長部分 ３６ ｐ型ＩnＰクラッド層の所定の位置 １０１ 半導体能動層 １０２ クラッド層 １０３ 電極層 １０４ メサ構造体 １０５ 半絶縁性半導体結晶
Claims (2)
- 【請求項１】 半導体能動層と、該半導体能動層の上部
に位置するクラッド層と、該クラッド層の上部に位置す
る電極層とを内蔵するストライプ状のメサ構造を有し、
前記メサ構造の両側が半絶縁性半導体結晶によって埋め
込まれている半導体光装置において、前記メサ構造の断
面の形状が、前記電極層乃至は前記クラッド層に存する
位置を境にして、前記電極層側については裾広がりの順
テーパ状であり、前記活性層側については裾狭まりの逆
テーパ状であることを特徴とする半導体光装置。 - 【請求項２】 半導体能動層と、該半導体能動層の上部
に位置するクラッド層と、該クラッド層の上部に位置す
る電極層とを内蔵するストライプ状のメサ構造を有し、
前記メサ構造の両側が半絶縁性半導体結晶によって埋め
込まれている半導体光装置において、前記電極層につい
ては裾広がりの順テーパ状であることを特徴とする半導
体光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23648695A JPH0983077A (ja) | 1995-09-14 | 1995-09-14 | 半導体光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23648695A JPH0983077A (ja) | 1995-09-14 | 1995-09-14 | 半導体光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983077A true JPH0983077A (ja) | 1997-03-28 |
Family
ID=17001451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23648695A Withdrawn JPH0983077A (ja) | 1995-09-14 | 1995-09-14 | 半導体光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983077A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498076B1 (en) | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
| KR100818522B1 (ko) * | 2004-08-31 | 2008-03-31 | 삼성전기주식회사 | 레이저 다이오드의 제조방법 |
| JP2016152348A (ja) * | 2015-02-18 | 2016-08-22 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
-
1995
- 1995-09-14 JP JP23648695A patent/JPH0983077A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498076B1 (en) | 1999-06-17 | 2002-12-24 | Nec Corporation | Method for manufacturing a semiconductor laser |
| KR100818522B1 (ko) * | 2004-08-31 | 2008-03-31 | 삼성전기주식회사 | 레이저 다이오드의 제조방법 |
| JP2016152348A (ja) * | 2015-02-18 | 2016-08-22 | 日本オクラロ株式会社 | 半導体受光素子、受信モジュール及びそれらの製造方法 |
| US10230008B2 (en) | 2015-02-18 | 2019-03-12 | Oclaro Japan, Inc. | Semiconductor light receiving device, optical receiver module and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935936A (en) | Semiconductor structure with flared mesa burying layers | |
| US4425650A (en) | Buried heterostructure laser diode | |
| US4728628A (en) | Method of making ridge waveguide lasers | |
| EP0132081B1 (en) | Semiconductor laser device | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| EP1750336B1 (en) | Semiconductor optical device and a method of fabricating the same | |
| JPS58216486A (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2002232079A (ja) | リッジ導波型光半導体素子およびその製造方法 | |
| JPH0983077A (ja) | 半導体光装置 | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| US4866723A (en) | DCPBH laser having a high temperature stability | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH0677598A (ja) | 半導体レーザ及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| US5170404A (en) | Semiconductor laser device suitable for optical communications systems drive | |
| JPH06283801A (ja) | 半導体レーザ | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| KR930011914B1 (ko) | 레이저 다이오드의 제조방법 | |
| JP2554852B2 (ja) | 半導体発光素子 | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH01231389A (ja) | 光半導体素子の製造方法 | |
| JPH06302914A (ja) | 半導体発光装置およびその製造方法 | |
| JPS5914912B2 (ja) | 半導体レ−ザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |