JPH0228351A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0228351A JPH0228351A JP63178779A JP17877988A JPH0228351A JP H0228351 A JPH0228351 A JP H0228351A JP 63178779 A JP63178779 A JP 63178779A JP 17877988 A JP17877988 A JP 17877988A JP H0228351 A JPH0228351 A JP H0228351A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- base substrate
- sealing material
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に、半導体チップをチ
ップキャリア型のパッケージで封止した半導体装置に適
用して有効な技術に関するものである。
ップキャリア型のパッケージで封止した半導体装置に適
用して有効な技術に関するものである。
バンプ１′Ｉｉ極を有する半導体チップの封止にはチッ
プキャリアと呼ばれる封止容器を用いる。チップキャリ
アは、例えばムライト（３ＡＱ２０．・２Ｓ ｉ Ｏ２
）からなるべｉス基板と、例えばアルミナイドライド（
Ａ Ｑ Ｎ）からなるキャップとで構成され、前記ベー
ス基板にバンプ電極を介して半導体チップを搭載する。
プキャリアと呼ばれる封止容器を用いる。チップキャリ
アは、例えばムライト（３ＡＱ２０．・２Ｓ ｉ Ｏ２
）からなるべｉス基板と、例えばアルミナイドライド（
Ａ Ｑ Ｎ）からなるキャップとで構成され、前記ベー
ス基板にバンプ電極を介して半導体チップを搭載する。
前記ベース基板とキャップの接着封止は、ベース基板に
半導体チップを搭載した後、接着封止材を使って行う。
半導体チップを搭載した後、接着封止材を使って行う。
この接着封止材には、半導体チップのバンプ電極より融
点の低い半田（ｐｂとＳｎの合金）を用いていた。それ
は、半田が、その中に含まれるＳｎの含有量を変えるこ
とによって融点を所望の値に調整できるからである。
点の低い半田（ｐｂとＳｎの合金）を用いていた。それ
は、半田が、その中に含まれるＳｎの含有量を変えるこ
とによって融点を所望の値に調整できるからである。
前記封止に際してはまず、半導体チップが搭載されたベ
ース基板とキャップのそれぞれの所定の部分に半田層を
形成する。この後、所定の温度の窒素雰囲気中でベース
基板の半田層と、キャップの半田層を融合させて封止す
る。封止を前記のように窒素雰囲気中で行うのは、ベー
ス基板とキャツブで囲まれたキャビティの中を窒素で満
して。
ース基板とキャップのそれぞれの所定の部分に半田層を
形成する。この後、所定の温度の窒素雰囲気中でベース
基板の半田層と、キャップの半田層を融合させて封止す
る。封止を前記のように窒素雰囲気中で行うのは、ベー
ス基板とキャツブで囲まれたキャビティの中を窒素で満
して。
キャビティ内に水分等が入らないようにするためである
。なお、バンプ電極を有する半導体チップを封止するチ
ップキャリア（あるいはパッケージ）に関する技術は１
例えば、特開昭６２−２４９４２９号公報に記載されて
いる。
。なお、バンプ電極を有する半導体チップを封止するチ
ップキャリア（あるいはパッケージ）に関する技術は１
例えば、特開昭６２−２４９４２９号公報に記載されて
いる。
本発明者は、前記ベース基板とキャップを半田で接着封
止したチップキャリアについて検討した結果、次の問題
点を見出した。
止したチップキャリアについて検討した結果、次の問題
点を見出した。
すなわち、ｐｂとＳｎからなる半田は酸化され易いため
、ベース基板側の接着封止材であるの半田と、キャップ
側の接着封止材である半田を融合させる以前に、それら
の半田の表面には酸化膜ができている。半田層の表面に
酸化膜があると、半田同志を融合させることができない
ので、前記ベース基板とキャップの接着は、それらを加
圧することにより前記半田層の表面の酸化膜を壊して下
の半田層を出しながら行う。しかしながら、前記ように
加圧して接着を行うようにしても、酸化膜の下の半田層
を完全に露出させることができないため、半田層同志を
融合させることができない部分が生じる。すなわち、ベ
ース基板とキャップの接着されるべき部分に接着しない
部分ができる。
、ベース基板側の接着封止材であるの半田と、キャップ
側の接着封止材である半田を融合させる以前に、それら
の半田の表面には酸化膜ができている。半田層の表面に
酸化膜があると、半田同志を融合させることができない
ので、前記ベース基板とキャップの接着は、それらを加
圧することにより前記半田層の表面の酸化膜を壊して下
の半田層を出しながら行う。しかしながら、前記ように
加圧して接着を行うようにしても、酸化膜の下の半田層
を完全に露出させることができないため、半田層同志を
融合させることができない部分が生じる。すなわち、ベ
ース基板とキャップの接着されるべき部分に接着しない
部分ができる。
すると、封止時の湿度で膨張したキャビティの中の窒素
が前記接着されなかった部分を通って外部に噴出し、代
って外の空気がキャビティの中に入り込んでしまうとい
う問題があった。
が前記接着されなかった部分を通って外部に噴出し、代
って外の空気がキャビティの中に入り込んでしまうとい
う問題があった。
本発明の目的は、半導体装置の信頼性を向上することが
できる技術を提供することにある。
できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップがバンプ電極を介して搭載され
たチップキャリアのベース基板と、前記チップキャリア
のキャップとを接着封止材で接着して前記半導体チップ
を封止した半導体装置において、前記接着封止材がＡｕ
とＳｎとの合金からなるものである。
たチップキャリアのベース基板と、前記チップキャリア
のキャップとを接着封止材で接着して前記半導体チップ
を封止した半導体装置において、前記接着封止材がＡｕ
とＳｎとの合金からなるものである。
上述した手段によれ％ｆ、ＡｕとＳｎからなる接着封止
材の表面には酸化膜ができにくいので、ベース基板とキ
ャップの封止を良好に行って、−キャビティの内部に外
気が入らないようにできる。これにより、半導体装置の
信頼性を向上できる。
材の表面には酸化膜ができにくいので、ベース基板とキ
ャップの封止を良好に行って、−キャビティの内部に外
気が入らないようにできる。これにより、半導体装置の
信頼性を向上できる。
以下、本発明の一実施例の半導体装置を図面を用いて説
明する。
明する。
第１図は、本発明の一実施例の半導体装置の断面図、
第２図は、第１図に示した半導体装置の接着封止部の拡
大図である。
大図である。
第１図において、１は単結晶シリコンからなる半導体チ
ップ、２は半導体チップ１のバンプ電極、３はチップキ
ャリアのベース基板、４はチップキャリアのキャップ、
５は半導体チップ１の裏面をキャップ４に接着させるた
めのろう材、８はベース基板３のバンプ電極である。ベ
ース基板３とキャップ４で囲まれた空間がキャビティで
ある。１００はベース基板３の所定部とキャップ４の所
定部を接着封止するための接着封止材である。６はマル
チチップモジュールのセラミック基板、７はセラミック
基板６のリードピン、９は放熱器、１０は放熱ブロック
、１１は放熱ブロック１０の水路を流れる冷却水である
。
ップ、２は半導体チップ１のバンプ電極、３はチップキ
ャリアのベース基板、４はチップキャリアのキャップ、
５は半導体チップ１の裏面をキャップ４に接着させるた
めのろう材、８はベース基板３のバンプ電極である。ベ
ース基板３とキャップ４で囲まれた空間がキャビティで
ある。１００はベース基板３の所定部とキャップ４の所
定部を接着封止するための接着封止材である。６はマル
チチップモジュールのセラミック基板、７はセラミック
基板６のリードピン、９は放熱器、１０は放熱ブロック
、１１は放熱ブロック１０の水路を流れる冷却水である
。
本実施例の接着封止材１００は、金（Ａｕ）と錫（Ｓ１
１）との合金からなっている。Ｓｎの含有量は、。
１）との合金からなっている。Ｓｎの含有量は、。
例えば２０ｗｔ％である。錫を２０ｗｔ％程度含んだ接
着封止材１００の融点は２８０℃程度である。
着封止材１００の融点は２８０℃程度である。
第２図に示したように、接着封止材１００はベース基板
３とキャップ４のそれぞれに形成されていたものが、接
着封止時に融合して一つになったものである。ベース基
板３およびキャップ４の接着封止材１００が設けられる
部分には、下地金属層としてタングステン（Ｗ）膜また
はチタン（Ｔｉ）膜１０１、ニッケル（Ｎｉ）膜１０２
、金（Ａｕ）膜１０３が積層して設けられている。これ
らＷ膜１０１、Ｎｉ膜１０２、Ａｕ膜１０３はメツキで
形成したものである。
３とキャップ４のそれぞれに形成されていたものが、接
着封止時に融合して一つになったものである。ベース基
板３およびキャップ４の接着封止材１００が設けられる
部分には、下地金属層としてタングステン（Ｗ）膜また
はチタン（Ｔｉ）膜１０１、ニッケル（Ｎｉ）膜１０２
、金（Ａｕ）膜１０３が積層して設けられている。これ
らＷ膜１０１、Ｎｉ膜１０２、Ａｕ膜１０３はメツキで
形成したものである。
ＡｕとＳｎの合金からなる接着封止材１００はあらかじ
め、下地金属層に仮付けしておくにの接着封止材１００
は酸化されにくいため、ハンダの場合のように表面に自
然酸化膜ができ、それが接着不良の原因となるといった
問題はない。このため、接着封止時に、ベース基板３と
キャップ４の接着される部分の全ての領域で接着封止材
１００の良好な融合が行なわれる。キャップ４のベース
基板３に接着される部分の厚さαは、０．５ｍｍ程度と
非常に薄くなっているが、ＡｕとＳｎの合金からなる接
着封止材１００で封止することにより、キャビティと外
部を結ぶような貫通孔を生じることなく、半導体チップ
１を確実に封止できる。前記ベース基板３とキャップ４
の接着封止は窒素雰囲気中で行う。
め、下地金属層に仮付けしておくにの接着封止材１００
は酸化されにくいため、ハンダの場合のように表面に自
然酸化膜ができ、それが接着不良の原因となるといった
問題はない。このため、接着封止時に、ベース基板３と
キャップ４の接着される部分の全ての領域で接着封止材
１００の良好な融合が行なわれる。キャップ４のベース
基板３に接着される部分の厚さαは、０．５ｍｍ程度と
非常に薄くなっているが、ＡｕとＳｎの合金からなる接
着封止材１００で封止することにより、キャビティと外
部を結ぶような貫通孔を生じることなく、半導体チップ
１を確実に封止できる。前記ベース基板３とキャップ４
の接着封止は窒素雰囲気中で行う。
前記半導体チップ１のバンプ電極は、Ｓｎを３〜４ｗｔ
％程度含んだ半田からなり、その融点は３１０℃程度で
ある。ろう材５は、接着封止材１００と同じ＜Ｓｎを２
０ｗｔ％含んだＡｕとＳｎの合金膜でもよく、またＳｎ
の含有量を変えて融点を接着封止材１００と同じくさせ
た半田でもよい。
％程度含んだ半田からなり、その融点は３１０℃程度で
ある。ろう材５は、接着封止材１００と同じ＜Ｓｎを２
０ｗｔ％含んだＡｕとＳｎの合金膜でもよく、またＳｎ
の含有量を変えて融点を接着封止材１００と同じくさせ
た半田でもよい。
バンプ電極８は、Ａトを３．５ｗｔ％程度含んだＳｎ系
半田からなり、その融点は２２０℃程度である。ベース
基板３は、例えばムライト（３ＡＡ２ｏ、・２ Ｓ ｉ
Ｏ，）からなっている。キャップ４は、例えばアルミ
ナイドライド（ＡｆｉＮ）やシリコンカーバイド（Ｓ
ｉ Ｃ）からなっている。
半田からなり、その融点は２２０℃程度である。ベース
基板３は、例えばムライト（３ＡＡ２ｏ、・２ Ｓ ｉ
Ｏ，）からなっている。キャップ４は、例えばアルミ
ナイドライド（ＡｆｉＮ）やシリコンカーバイド（Ｓ
ｉ Ｃ）からなっている。
次に、半導体チップ１の封止工程を説明する。
第３図及び第４図は、半導体チップ１の封止工程を説明
するための図である。
するための図である。
半導体チップ１の封止に際しては、予めベース基板３と
キャップ４とにそれぞれ第２図に示したＷ膜またはＴｉ
膜１０１．Ｎｉ膜１０２．Ａｕ膜１０３を形成しておく
。次に、半導体チップ１のバンプ電極２を溶融させてベ
ース基板３の図示していない電極上に接続させる。次に
、第４図に示すように。
キャップ４とにそれぞれ第２図に示したＷ膜またはＴｉ
膜１０１．Ｎｉ膜１０２．Ａｕ膜１０３を形成しておく
。次に、半導体チップ１のバンプ電極２を溶融させてベ
ース基板３の図示していない電極上に接続させる。次に
、第４図に示すように。
キャップ４の半導体チップ１がろう付けされる部分にろ
う材５の膜を形成し、またベース基板３およびキャップ
４の所定部分に接着封止材１００の膜を形成する。次に
、所定の熱と圧力を加えて、ベース基板３とキャップ４
を接着し、また半導体チップ１とキャップ４の裏面とを
接着して、半導体チップ１を封止する。
う材５の膜を形成し、またベース基板３およびキャップ
４の所定部分に接着封止材１００の膜を形成する。次に
、所定の熱と圧力を加えて、ベース基板３とキャップ４
を接着し、また半導体チップ１とキャップ４の裏面とを
接着して、半導体チップ１を封止する。
なお、前記ベース基板３とキャップ４の接着封止は、ベ
ース基板３とキャップ４に別々に接着封止材１００の膜
を形成しておき、これらを融合させて封止したが、この
方法に変えて、ＡｕとＳｎの箔をベース基板３とキャッ
プ４の接着封止部分に介在させ、これに所定の熱を加え
て溶融させることにより、ベース基板３とキャップ４の
接着封止を行うようにしてもよい。
ース基板３とキャップ４に別々に接着封止材１００の膜
を形成しておき、これらを融合させて封止したが、この
方法に変えて、ＡｕとＳｎの箔をベース基板３とキャッ
プ４の接着封止部分に介在させ、これに所定の熱を加え
て溶融させることにより、ベース基板３とキャップ４の
接着封止を行うようにしてもよい。
以上、説明したように、本実施例の半導体装置によれば
、半導体チップ１がバンプ電極２を介して搭載されたチ
ップキャリアのベース基板３と、前記チップキャリアの
キャップ４とを接着封止材１００で接着して前記半導体
チップを封止した半導体装置において、前記接着封止材
１００がＡｕとＳｎとの合金からなることにより、封止
接着材１００の表面に酸化膜ができにくく、常に接着封
止材１゜Ｏの表面が露出し易くなっているので、ベース
基板３とキャップ４の封止を良好に行って、キャビティ
の内部に外気が入、らないようにできる。これにより、
バンプ電極２が水分によって腐食したり、また半導体チ
ップ１の内部に金属イオンが入ったりすることがなくな
るので、半導体装置の信頼性を向上できる。
、半導体チップ１がバンプ電極２を介して搭載されたチ
ップキャリアのベース基板３と、前記チップキャリアの
キャップ４とを接着封止材１００で接着して前記半導体
チップを封止した半導体装置において、前記接着封止材
１００がＡｕとＳｎとの合金からなることにより、封止
接着材１００の表面に酸化膜ができにくく、常に接着封
止材１゜Ｏの表面が露出し易くなっているので、ベース
基板３とキャップ４の封止を良好に行って、キャビティ
の内部に外気が入、らないようにできる。これにより、
バンプ電極２が水分によって腐食したり、また半導体チ
ップ１の内部に金属イオンが入ったりすることがなくな
るので、半導体装置の信頼性を向上できる。
以上１本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、キャップ４を絞り加工で形成した金属キャップ
を用いるようにしてもよい。金属からなるキャップ４は
、ＡＱＮからなるキャップ４より安価であるので、半導
体装置のコストを低減できる。
を用いるようにしてもよい。金属からなるキャップ４は
、ＡＱＮからなるキャップ４より安価であるので、半導
体装置のコストを低減できる。
また、金属からなるキャップ４を用いた場合において、
第５図に示すように、ＡｕとＳｎの合金からなる接着封
止材１００は優れた濡れ性を有するので、接着封止部の
断面形状をメニスカス状にできる。
第５図に示すように、ＡｕとＳｎの合金からなる接着封
止材１００は優れた濡れ性を有するので、接着封止部の
断面形状をメニスカス状にできる。
第５図は、第１図〜第４図に示した本発明の一実施例の
半導体装置と異る他の実施例の半導体装置の断面図であ
る。
半導体装置と異る他の実施例の半導体装置の断面図であ
る。
また、第１図〜第４図および第５図に示したいずれの半
導体装置においても、キャビティの内部にシリコーンゲ
ルを充填するようにしてもよい。
導体装置においても、キャビティの内部にシリコーンゲ
ルを充填するようにしてもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
ＡｕとＳｎからなる封止接着材の表面には酸化膜ができ
にくいので、ベース基板とキャップの封止を良好に行っ
て、キャビティの内部に外気が入らないようにできる。
にくいので、ベース基板とキャップの封止を良好に行っ
て、キャビティの内部に外気が入らないようにできる。
これにより、半導体装置の信頼性を向上できる。
第１図は、本発明の一実施例の半導体装置の断面図、
第２図は、第１図に示した半導体装置の接着封止材の部
分の拡大図。 第３図及び第４図は、半導体チップ１の封止工程を説明
するための図、 第５図は、第１図〜第４図に示した本発明の一実施例の
半導体装置と異る他の実施例の半導体装置の断面図であ
る。 図中、１・・・半導体チップ、２，８・・・バンプ電極
。 ３・・・ベース基板、４・・・キャップ、５・・・ろう
材、６・・・セラミック基板、７・・・リードピン、９
・・・放熱器。 １０・・・放熱ブロック、１１・・・冷却水。
分の拡大図。 第３図及び第４図は、半導体チップ１の封止工程を説明
するための図、 第５図は、第１図〜第４図に示した本発明の一実施例の
半導体装置と異る他の実施例の半導体装置の断面図であ
る。 図中、１・・・半導体チップ、２，８・・・バンプ電極
。 ３・・・ベース基板、４・・・キャップ、５・・・ろう
材、６・・・セラミック基板、７・・・リードピン、９
・・・放熱器。 １０・・・放熱ブロック、１１・・・冷却水。
Claims (1)
- 【特許請求の範囲】 １、半導体チップがバンプ電極を介して搭載されたチッ
プキャリアのベース基板と、前記チップキャリアのキャ
ップとを接着封止材で接着して前記半導体チップを封止
した半導体装置において、前記接着封止材が金（Ａｕ）
と錫（Ｓｎ）との合金からなることを特徴とする半導体
装置。 ２、前記接着封止材は、錫（Ｓｎ）の含有量が２０ｗｔ
％であることを特徴とする特許請求の範囲第１項に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178779A JPH0228351A (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178779A JPH0228351A (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228351A true JPH0228351A (ja) | 1990-01-30 |
Family
ID=16054488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178779A Pending JPH0228351A (ja) | 1988-07-18 | 1988-07-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228351A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208186A (en) * | 1989-02-09 | 1993-05-04 | National Semiconductor Corporation | Process for reflow bonding of bumps in IC devices |
| EP0717440A3 (en) * | 1994-12-15 | 1997-11-26 | Hitachi, Ltd. | Cooling device of multi-chip module |
| US5909057A (en) * | 1997-09-23 | 1999-06-01 | Lsi Logic Corporation | Integrated heat spreader/stiffener with apertures for semiconductor package |
| US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
| US6166434A (en) * | 1997-09-23 | 2000-12-26 | Lsi Logic Corporation | Die clip assembly for semiconductor package |
| US7138300B2 (en) | 2004-09-22 | 2006-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structural design for flip-chip assembly |
-
1988
- 1988-07-18 JP JP63178779A patent/JPH0228351A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208186A (en) * | 1989-02-09 | 1993-05-04 | National Semiconductor Corporation | Process for reflow bonding of bumps in IC devices |
| EP0717440A3 (en) * | 1994-12-15 | 1997-11-26 | Hitachi, Ltd. | Cooling device of multi-chip module |
| US5751062A (en) * | 1994-12-15 | 1998-05-12 | Hitachi, Ltd. | Cooling device of multi-chip module |
| US5909057A (en) * | 1997-09-23 | 1999-06-01 | Lsi Logic Corporation | Integrated heat spreader/stiffener with apertures for semiconductor package |
| US6166434A (en) * | 1997-09-23 | 2000-12-26 | Lsi Logic Corporation | Die clip assembly for semiconductor package |
| US6118177A (en) * | 1998-11-17 | 2000-09-12 | Lucent Technologies, Inc. | Heatspreader for a flip chip device, and method for connecting the heatspreader |
| US7138300B2 (en) | 2004-09-22 | 2006-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structural design for flip-chip assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP2001176999A (ja) | 電子部品の気密封止方法 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH0228351A (ja) | 半導体装置 | |
| JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| CA1201211A (en) | Hermetically sealed semiconductor casing | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH01225140A (ja) | 半導体装置の製造方法 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JP2000180283A (ja) | 半導体圧力センサ | |
| JPS63181455A (ja) | Ｉｃパツケ−ジの封止方法 | |
| JPS6329555A (ja) | 封止電子装置 | |
| JPS6366062B2 (ja) | ||
| JPH0342681Y2 (ja) | ||
| JPS6118157A (ja) | 半導体装置 | |
| JPS61251045A (ja) | 半導体チツプのダイボンデイング方法 | |
| JP2000162076A (ja) | 半導体圧力センサ | |
| JPH02244658A (ja) | 半導体装置 | |
| JPH0744024Y2 (ja) | 半導体セラミック・パッケージ用窓枠状ろう材付き封着板 | |
| JPS61232640A (ja) | 半導体装置の製造方法 | |
| JPH06291239A (ja) | 半導体装置の製造方法 | |
| JPS61274347A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPH03270257A (ja) | 半導体装置 | |
| JPH02253627A (ja) | 半導体装置 |