JPH0228375A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は整流障壁（ｐｎ接合又はショットキ障壁〕が高
耐圧化された半導体装置に関する。 〔従来の技術と発明が解決しようとする課題〕ｐｎ接合
（ｐｉｎ接合も含む〕又はショットキバリア（ショット
キ障壁）の高耐圧化を図るための代表的な構造としてフ
ィールドプレート（以下、単にＦＰと言５〕構造とフィ
ールドリミッティングリング（以下、単にＦＬＲと言５
）構造がある。 しかし、前者のＦＰ槽構造よる高耐圧化はあまり多くを
期待できない。また、後者のＦＬＲ構造は、バラツキが
大きく設計通りの耐圧を得ることが固着であるという欠
点、及び製造工程が複雑であるという欠点を有する。 特開昭５４−１１８７８１号公報に、第６図に示すよう
な高耐圧化構造の半導体装Ｒが開示さｎている。この半
導体装ｔはｎ型領域１に隣接してｎ型領域６を有する。 ｐ型領域３の上にはオーミック電極４が形成され、ｎ型
領域１の下部にはオーミック電極５が形成され℃いる。 バリア電極８は％ｐｎ接合７の周縁部７ａから所定距離
を隔てて形成され、ｎ型領域１との間にショットキバリ
アを形成し、電気的には７０−ティング（オーミック電
極４，５とは非接続〕の状態にある。オーミック電極４
とバリア電極８ｉｌ−ｊ同一金属を同一工程で形成した
ものでよい。このダイオードに逆電圧を印加するとｓ　
ｐｎ接合７から主としてｎ型領域１へ伸びる空乏層はブ
レークダウンを起こ丁前にバリア電極８に到達し、バリ
ア電極８によるショットキバリアを新たな起点として伸
び、第６図に模式的に示す空乏層２が形成され、ｐｎ接
合７のコーナ部及び周縁部での電界集中が緩和される。 この結果、バリア電極８がない場合より耐圧が向上する
。この構造ｉｄｐ型環状領域を用いるＦＬＲ構造の変形
と言えるものであるが、ｐ型環状領域をオーミック電極
４と同時に形成するバリア電極８に置き換えることによ
り、製造工程の簡略化が達成されている。しかしながら
、バリア電極８によるショットキバリアの耐圧はｐｎ接
合に比べて低いのが一般的であるから、ｐ型環状領域を
用いるＦＬＲ構造に比べて耐圧的には不利である。 しかも、ｎ型領域１の表面状態によって空乏層が広がり
易かったり広が９難かったジするため、設計耐圧に対す
る耐圧のバラツキが大きくなり易い、あるいは耐圧バラ
ツキを小さくするために高度な製造技術を必要とすると
いう欠点は解消されていない。 そこで、本発明の目的は、製造が容易で、高耐圧化効果
が大きく、かつ高耐圧化を確実に達成することができる
構造を提供することにある。 〔課題を解決するための手段〕 上記目的を達成するための請求項１の発明は、半導体領
域と、電極を備えて前記半導体領域との間に整流障壁を
形成するための整流障壁形成手段と、前記を極を包囲す
るように前記半導体領域上に配置され、かつ前記電極に
電気的に接続され、かつ前記電極のシート抵抗より大き
いシート抵抗を有し、かつ前記半導体領域との間にショ
ットキバリアを生じさせるように形成されている薄層と
、前記薄層を隣接包囲するように前記半導体領域上に配
置され、かつ前記半導体領域上に形成されたチタン薄層
を酸化したものから放り、前記薄層よりも大きいシート
抵抗を有し℃いるチタン酸化物薄層とを備えていること
を特徴とする半導体装置に係わるものである。 請求項２の発明は、更に、前記薄層の上面に形成され、
かつその外端が前記チタン酸化物薄層上に延在している
絶縁層を有するものである。 請求項乙の発明は、半導体領域と、電極を備えて前記半
導体領域との間に整流障壁を形成する整流除壁形成手段
と、前記電極を包囲するように前記半導体領域上に配置
され、かつ前記電極に電気的に接続され、かつ前記電極
よりも大きいシート抵抗を有し、かつ前記半導体領域と
の間にショットキバリアを生じさせるように形成されて
いる薄層と、前記薄層の上面に形成された絶縁層と、前
記電極を包囲するように形成され、かつ前記電極に電気
的に接続され、かつ前記絶縁層を介して前記薄層と対向
し℃おり、かつ前記薄層よりも小さいシート抵抗を有す
る導電性又は抵抗性の層とを備えていることを特徴とす
る半導体装置に係わるものである。 請求項１．２．６における前記整流障壁形成手段の１つ
は、前記半導体領域との間にｐｎ接合を形成するように
前記半導体領域と反対の導電型を有し、かつ前記半導体
領域よりも低い抵抗率を有している反対導電型半導体領
域と、前記反対導電型半導体領域上に形成されたオーミ
ック電極とから成るものである。この場合、薄層は前記
反対導電型半導体領域上に延在する部分を有するもので
もよい。前記整流障壁形成手段の他の１つは、前記半導
体領域との間にショットキバリアを形成するバリア電極
である。 〔作　用］ 請求項１の発明においては、整流障壁に逆電圧が印加さ
れたとき、整流障壁から拡かる空乏層のみならず、薄層
により形成されたショットキバリアから拡がる空乏層も
発生し、これらの空乏層は連続する。薄層は、半導体領
域に対して絶縁層を介さない形の抵抗性ショットキバリ
ア型フィールドプレートとして作用し、整流障壁の周辺
部における電界の集中を大喝に緩和する。チタン酸化物
薄層は、その下部の半導体領域の表面を安定化させ℃薄
層の周縁部において薄層に基づくショットキバリアの耐
圧を向上させ、もって逆電流を低減させる。 請求項２の発明における薄層とチタン酸化物薄層及び請
求項６の発明における薄層も請求項１の発明のものと実
質的に同一の作用を有する。 請求項２の発明においｃば、チタン酸化物薄層が絶縁層
及び半導体領域と良好に接着し、絶縁層の剥離が防止さ
れる。 請求項６の発明においては、層が半導体領域に対して絶
縁層を介した形の第２のフィールドプレートとして作用
する。高速転流時（順方向バイアスから逆方向バイアス
に高速に切換えた時〕においては、この第２のフィール
ドプレートが上記の電界集中を有効に緩和するように働
き、高速転流時の耐圧低下を防止する。 〔第１の実施例〕 第１図〜第４図を参照し℃本発明の第１の実施例に係わ
るｐｎ接合型高速整流ダイオードとその製造方法を説明
する。 第１図に示すダイオードを製作する際には、まず、第２
図囚に示すように、ＧａＡｓ　（砒化ガリウム〕から成
るｎ型領域２２の上にＧａＡｓのエピタキシャル成長に
より高抵抗のｎ型領域（第１の牛導体領域ン２３を形成
した半導体基板２１を用意し、これにＺｎ（亜鉛）を選
択拡散してｐ型頭域（第２の半導体領域）２４及びｐｎ
接合２５を形成する。ｎ型領域２３の不純物濃度は１，
８ｘ１Ｑ”ｃｍ−３、厚さは１５μｍである。 次に、第２図■に示すように半導体基板２１の上面全域
にＴｉ（チタン）薄層２６．！＝Ａｌ（アルミニラムノ
層２７を連続して真空蒸着する。Ｔｉ薄層２６は、厚さ
約５０Ａ　Ｃ０，００５μｍ）　　と極薄の膜である。 ＡＩ層２７の厚さは約５００ＯＡである。また、半導体
基板２１の裏面全域にＡｕ　（金〕とＧｅ　（ゲルマニ
ウム〕の合金とＡｕを連続して真空蒸着してオーミック
接触の電極２８を形成する。 次に、ＡＩ層２７の素子周辺側をエツチング除去してＡ
Ｉ層２７ａを第２図（Ｑ　Ｋ示すように残存させた上で
、空気中で、３００℃、３０分間の熱処理を施す。この
結果、素子周辺領域に露出していたＴｉ薄層２６の一部
は酸化されて第２図０に示すよ５に環状の第１のチタン
酸化物薄層２９となる。第１のチタン酸化物薄層２９の
厚さはＴｉ薄層２６の１．５倍程度なっているものと思
われるが、測定が難しいため正確にはわからない。チタ
ン酸化物薄層２９け約５００００ＭΩ／口のシート抵抗
を有し、絶縁物に近い薄層である。ＡＩ層２７ａの下部
は酸化されないので、Ｔｉ薄層２６ａが残存する。 次に、ＡＩ層２７ａの周辺をエツチング除去し℃、第２
図■に示すようにｐ型領域２４の上部にＡ１層２７ｂを
残存さセた上で、空気中で、２６０℃、１５分間の熱処
理を施す。この結果、第２図■に示すようにＡＩ層２７
ｂにマスクされていないＴｉ薄層２６ａの一部は酸化さ
れて第２のチタン酸化物薄層３０となる。第２のチタン
酸化物薄層６０の厚みは、第１のチタン酸化物薄層２９
とほぼ同一である。第２のチタン酸化物薄層６０は第１
のチタン酸化物薄層２９よフも小さいシート抵抗約１０
０ＭΩ／口を有する半絶縁性の高抵抗層である。第２の
チタン酸化物薄層３０け、ｐｎ接合２５の周縁部２５ａ
を横切っており、第３図に示すように平面的にＦｉｐ　
ｎ接合２５の周縁部２５ａに沿つ℃環状に形成さｎ”ｃ
いる。なお、ＡＩ層２７ｂの下部にはＴｉ薄層２６ｂが
残存する。 次に、Ａ１層２７ｂをエツチング除去した後、半導体基
板２１の上面全域にプラズマＣＶ、［）又は光ＣＶＤに
よりシリコン酸化膜を形成する。次に、素子の周縁近傍
のシリコン酸化膜をエツチングで除去し、更に素子の中
央領域においてシリコン酸化膜とその下のＴｉ薄層２６
ｂをエツチングで除去する。こうして、開口６１を有す
るシリコン酸化膜３２が得られ、開口３１に隣接してＴ
ｉ薄層２６ｃが環状に残存する。なお、Ｔｉ薄層２６ｃ
を残存させないようにエツチングする設計としてもよい
。 次に、半導体基板２１の上面全域にＡｕとＺｎの合金及
びＡｕを連続して真空蒸着し、その後この蒸着層の素子
周辺側をエツチングで除去して、第１図に示すようにｐ
型領域２４へのオーミック電極６３を形成する。なお、
第３図で鎖線で示されている電極３３は点線で示されて
いるｐｎ接合周縁部２５ａよりも少し外側に対応するよ
うに延在して補助的なフィールドプレートを形成してい
る。 こうして製作されたｐｎ接合ダイオードは、ＧａＡｓデ
バイスの特長である高速性の良さを発揮する。また、こ
の構造にすれば、高耐圧のダイオードを高い歩留りで得
ることができる。すなわち、高耐圧化構造を採用しない
場合にブレークダウン電圧が約１００Ｖであったものが
、本実施例では約２３０■のブレークダウン電圧が得ら
れた。これは、ＦＰ溝構造大きく上回り、ＦＬＲ構造を
も上回る高耐圧化が達成されていると言える。ＦＰ溝構
造＋ＰＦＬＲ構造で顕著に見られる表面状態の差異によ
る耐圧バラツキも少ない。ＦＰ溝構造見られる耐圧特性
の熱的不安定性も解消されている。 設計及び製造方法についても、特に困難な点はな（）。 なお、高耐圧化が達成されるのは、第２のチタン酸化物
薄層３０の５ちｐ型領域２４の外側に延在している部分
が、抵抗性ショットキバリアＦＰとして作用しているこ
とによる。すなわち、第２のチタン酸化物薄層３０はｎ
型領域２３との間にショットキバリアを形成し℃いる。 また、第２のチタン酸化物薄層３０は、導体によるＦＰ
より電界集中緩和作用の大きい高抵抗ＦＰとなっている
。すなわち、第２のチタン酸化物薄層３０の横方向に生
じる電位こう配によって、第２のチタン酸化物薄層３０
の外周側に行くにつれてショットキバリアに印加される
逆電圧は小さくなり、第１図に模式的に示すように、広
がり幅が先細になった空乏層６４が形成される。ただし
、空乏層６４の正確な拡がり状況は不明で、空乏層３４
は第１のチタン酸化物薄層２９の外周側へもつと延在し
ているのかも知れない。更に、第２のチタン酸化物薄層
３０は、半導体領域との間に絶縁層を介さないタイプの
ＦＰであるから、絶縁層に起因する特性の不安定性を起
こさないし、半導体領域に対して効率的に電界緩和効果
を与える。 第１のチタン酸化物薄層２９は、空乏層３４の形状でも
述べたように、抵抗性ショットキバリアＦＰとしての作
用を有しているか否かは明確ではない。しかし第１のチ
タン酸化物薄層２９ば、少なくとも、ｎ型領域２６の表
面状態ケ空乏層がやや広がりやすい状態に固定する表面
安定化作用を強く発揮し工いるようである。、すなわち
、第１のチタン酸化物薄層２９を除去した構造とすると
、第４図の逆電圧−逆電流特性における曲ｆＩＪＡの領
域Ｉに示すよ５に、ｐｎ接合２５がブレークダウンを起
こす前に第２のチタン酸化物薄層３０の外周端の微少領
域におい℃ブレークダウンが発生する。第１のチタン酸
化物薄層２９を設けることによって、第１のチタン酸化
物薄層２９の外周端のショットキバリアの耐圧が安定か
つ高くなり、第４図の曲線Ｂの領域■に示すように上記
微少領域のブレークダウンが高圧側に移動し、チタン酸
化物薄層２９．３０の酸化時間を長目に調整することに
より第４図の曲線Ｃに示すよプに上記微少領域のブレー
クダウンが現われないままにｐｎ接合２５のブレークダ
ウンが起るものを安定に再現できる。このように、第１
のチタン酸化物薄層２９は主とし℃、逆電流を低減させ
るように作用している。なお、第４図の曲線Ａ及び曲線
Ｂの場合であっても、微少領域のブレークダウンに伴５
逆電流の増大は第２のチタン酸化物薄層３０の抵抗値と
第１のチタン酸化物薄層２９の横方向電位差によって制
限される値以下に収まるので、素子耐圧低下の原因には
ならない。 また、第１のチタン酸化物薄層２９は、シリコン酸化膜
６２の外周部が半導体基板２１から剥離するのを防止す
る。すなわち、シリコン酸化膜３２の外周部がｎ型領域
２３の上に直接被着されていると、ＧａＡｓ表面の接着
性が悪いことから上記の剥離が生じ易い。この点、ｎ型
領域２６の上に形成されたＴｉ薄層２６を酸化して形成
したチタン酸化物薄層２９は、接着性の良い金属である
Ｔｉの性質が生かされて、ｎ型領域２６への接着性も良
好であるし、シリコン酸化膜６２への接着性も良好であ
る。したがって、上記剥離が防止されることにより、シ
リコン酸化膜３２の保護膜としての機能が維持され、信
頼性の良好なダイオードが得られる。 〔第２の実施例〕 第２の実施例に係わる高速整流用ショットキバリアダイ
オードとその製造方法を第５図（４）〜■に基づいて説
明する。 第５図■に示すショットキバリアダイオードを製作する
際には、まず、第５図囚に示すようにＧａＡｓから成る
ｎ型領域４２の上に、ＧａＡｓのエピタキシャル成長法
により高抵抗のｎ型領域４３を形成した半導体基板４１
を用意する。ｎ型領域４乙の不純物濃度は１．８ｘ１０
　　Ｃｍ　　　厚さは１５μｍである。 次に、第５図（Ｂ）に示すように、半導体基板４１の上
面全域にＴｉ薄層４４とＡＩ層４５を連続して真空蒸着
する。Ｔｉ薄層４４は、厚さ約５０Ａ（０，０口５μｍ
〕と極薄の膜である。ＡＩ層４５の厚さは約２μｍであ
る。また、半導体基＠４１の下面全域にＡｕとＧｅの合
金とＡｕ　とを連続して真空蒸着してオーミック接触の
電極４６を形成する。 次に、第５図（Ｑに示すように、ＡＩ層４５の素子周辺
側をエツチング除去してＡＩ層４５ａを残存させた上で
、空気中で、３００℃、２０分間の熱処理を施す。この
結果、素子周辺側に露出していたＴｉ薄層４４の一部は
酸化されて第１のチタン酸化物薄層４７となる。第１の
チタン酸化物薄Ｎ４７は素子周辺に沿って環状に形成さ
れている。 チタン酸化物薄層４７の厚さはＴｉ薄層４４の１．５倍
程度になっているものと思われるが、測定が難しいため
正確にはわからない。第１のチタン酸化物薄層４７は約
５００００ＭΩ／口のシート抵抗を有し、絶縁物に近い
薄層である。ＡＩ層４５ａの下部は酸化されないので、
Ｔｉ薄層４４ａが残存する。 次に、第５図Ωに示すように、Ａ１層４５ａの周辺をエ
ツチング除去してＡＩ層４５ｂを残存させた上で、空気
中で２７５℃、１５分間の熱処理を施す。この結果、Ａ
Ｉ層４５ｂにマスクされていないＴｉ薄層４４ａの一部
は酸化されて第２のチタン酸化物薄層４８となる。第２
のチタン酸化物薄層４８は、ＡＩ層４５ｂの下部に残存
するＴｉ薄層、１Ｍ１ｂと第１のチタン酸化物薄層４７
の間にあって平面的には環状に形成されている。第２の
チタン酸化物薄層４８の厚さは、第１のチタン酸化物薄
層４７とほぼ同一である。第２のチタン酸化物薄層４８
は第１のチタン酸化物薄層４７よりも小さい約１００Ｍ
Ω／口のシート抵抗を有する半絶縁性の高抵抗層である
。 次に、第５図■に示すよ５に、牛導体基板４１の上面全
域にプラズマＣＶＤ又は光ＣＶＤによりシリコン酸化膜
を形成し、素子中央部と素子周辺部のシリコン酸化膜を
エツチング除去してシリコン酸化膜４９を形成する。さ
らに、ＴｉとＡｕを連続して真空蒸着し、この蒸着層の
素子周辺側をエツチング除去して外部接続用の電極５０
を形成する。なお、Ａ１層とＴｉ層はともにｎ型領域４
３に対してショットキバリアを形成する金属層であるが
、Ｔｉ薄層４４ｂが極薄であるだけにＴｉ薄層４４ｂが
ショットキバリアの形成にどのよ５に関与しているかは
明らかではない。しかし、このことは本願にとって重要
なことではないので、Ｔｉ薄層４４ｂとＡＩ層４５ｂを
合わせてバリア電極５１と呼ぶ。 こうして作成されたショットキバリアダイオードｕ、Ｇ
ａＡｓデバイスとショットキバリアダイオードの特長で
ある高速応答性の良さか発揮されるとともに、高い歩留
りで高耐圧が得られた。すなわち、高耐圧化構造を採用
しない場合にブレークダウン電圧が約６０Ｖであったも
のか１本実施例では約２００ｖのブレークダウン電圧が
得られた。 耐圧バラツキの少ないこと、熱的不安定性のないこと、
シリコン酸化膜の剥離が生じ鮨いこと、設計及び製造が
比較的簡単であることは、第１の実施例と同様である。 なお、第１及び第２のチタン酸化物薄層４７．４８は、
第４図の傾向も含めて、第１の実施例の第１及び第２の
チタン酸化物薄層２９．３０と同様な作用効果を有する
。 また、本実施例のショットキバリアダイオードでは、第
２のチタン酸化物薄層４８（第１のフィールドプレート
）の上方に延在する電極５０が、補助的なフィールドプ
レート（第２のフィールドプレート〕として作用し、高
速転流時における耐圧（以下、単に高速耐圧と言う〕を
向上できる。 即ち、高速転流時において、第２のチタン酸化物薄層４
８はその下部のｎ型領域４３と相俟って。 抵抗と容量から構成される分布定数回路（ＲＣラダー回
路網〕を形成する。このため、高速転流時におい℃ば、
第２のチタン酸化物薄層４８の電位分布が、上記の分布
定数回路の時定数をもって形成される。即ち、第２のチ
タン酸化物薄層４８の電位分布が定常時の電位分布にな
るまでに上記時定数に対応した時間的遅れを生じる。し
たがって、高速転流時においては、第２のチタン酸化物
薄層４８に基づく空乏層が電界集中を良好に緩和する空
乏層（印加された逆電圧に対応した空乏層）となるまで
に時間がかかり、アバランシェ降伏が起こり易い状態に
ある。結果として、第２のフィールドグレートがない場
合の高速耐圧は定常時の耐圧、即ち直流電圧印加時の耐
圧（以下、直流耐圧と言う）よりも低下する。本実施例
のショットキバリアダイオードによれば、第２のフィー
ルドグレートとその下方のシリコン酸化膜４９、第２の
チタン酸化物薄層４８及びｎ型領域４６とが相俟って形
成する分布定数回路の時定数が無視できる程度に小さい
から、高速転流時には、第２のフィールドプレートに基
づく空乏層が応答性良く形成す九る。第２のフィールド
グレートに基づく空乏層は、第２のチタン酸化物薄層に
基づく空乏層はどには電界集中を良好に緩和する空乏層
とならない。しかしながら、高速転流時では、アバラン
シェ降伏を生じる電界の強度が定常状態におけるそ九に
比べて大きいから、第２のフィールドプレートに基づく
空乏層のみで電界集中を良好に緩和することカニできる
。結果として、高速転流時のアバランシェ降伏は防止さ
れる。高速転流時から定常状態に近づくにつれて、第２
のチタン酸化物薄層４８ＫＰｆｒ定の電位分布が形成さ
れ、第２のチタン酸化物薄層４８に基づく空乏層が形成
されてこの空乏層によって電界集中が良好に緩和される
。直流耐圧は第２のフィールドプレートの有無では耐圧
レベルに差異が認められない。したがって、定常時では
、第２のチタン酸化物薄層４８によるフィールドプレー
ト効果が強力であり、第２のフィールドグレートの作用
は第２のチタン酸化物薄層４８にシールドされることも
あって無視できる程度に弱いものであると考えらする〇 このように、本実施例のショットキバリアダイオードに
よれば、高速耐圧の低下が防止される。 なお、転流時間が２５＋１秒においても、高速耐圧が直
流耐圧とほぼ同じになることが確かめられチオ！＋　ｓ
　ＧａＡｓショットキバリアダイオードの特長である高
周波（高速）動作が大電流、高耐圧で余裕をもって可能
となる。 〔第３の実施例〕 第３の実施例に係わる高速転流用ショットキバリアダイ
オード及びその製造方法を第７図囚〜［Ｆ］に基づいて
説明する。 第７図［Ｆ］に示す本実施例のショットキバリアダイオ
ードを製作する際には、まず、第７図囚に示すようにＧ
ａＡｓから成るｎ型領域６２の上に、ＧａＡｓのエピタ
キシャル成長法により高抵抗のｎ型領域６６を形成した
半導体基板６１を用意する。 ｎ型領域６３の不純物濃度は１．８　ｘ　Ｉ　Ｑ１５ｃ
ｍ−３厚さは１５μｍである。 次に、第７図■に示すように、半導体基板６１の上面全
域にＴｉ薄層６４とＡＩ層６５を連続して真空蒸着する
。Ｔｉ薄層６４ば、厚さ約５ＯＡ（０，００５μｍ〕と
極薄の膜である。ＡＩ層６５の厚さは約２ｉｔｍである
。また、半導体基板６１の下面全域にＡｕとＧｅの合金
とＡｕとを連続して真空蒸着してオーミック接触の電極
６６を形成する。 次に、第７図（Ｃ）に示すように、ＡＩ層６５の素子周
辺側をエツチング除去し″’ＣＡＩ層６５ａを残存させ
た上で、空気中で、３００℃％　２０°分間の熱処理を
施す。この結果、素子周辺側に露出し℃いた１１８層６
４の一部は酸化されて第１のチタン酸化物薄層６７とな
る。第１のチタン酸化物薄層６７は素子周辺に沿って環
状に形成され℃いる。 第１のチタン酸化物薄層６７の厚さはＴｉ薄層６４の７
．５倍程度となっているものと思われるが。 測定が雅しいため正確にはわからない。第１のチタン酸
化物薄層６７は約５００００ＭΩ／口のシート抵抗を有
し、絶縁物に近い薄層である。ＡＩ層６５ａの下方には
、酸化されていないＴｉ薄層６４ａが残存する。 次に、第７図０に示すように、ＡＩ層６５ａの周辺をエ
ツチング除去してＡＩ層６５ｂを残存させた上で、空気
中で２６０℃、１５分間の熱処理を施す。この結果、Ａ
Ｉ層６５ｂにマスクされていないＴｉ薄層６４ａの一部
は酸化されて第２のチタン酸化物薄層６８となる。第２
のチタン酸化物薄層６８は、ＡＩ層６５ｂの下部に残存
するＴｉ薄層６４Ｃと第１のチタン酸化物薄層６７との
間にあって、平面的には環状に形成されている。第２の
チタン酸化物薄層６８の厚さは、第１のチタン酸化物薄
層６７の厚さとほぼ同一である。第２のチタン酸化物薄
層６８は、第１のチタン酸化物薄層６７よりも小さい１
００ＭΩ／口のシート抵抗を有する半絶縁性の高抵抗層
であり、ｎ型領域６３との界面にショットキバリアを形
成する。 次に、第７図■に示すように、半導体基板６１の上面全
域にプラズマＣＶＤ又は光ＣＶＤによりシリコン酸化膜
を形成し、素子中央部と素子周辺部のシリコン酸化膜を
エツチング除去してシリコン酸化膜６９を形成する。シ
リコン酸化膜６９の厚みは約６００　ＯＡである。さら
に、半導体基板６１の上面全体にＴｉ層７０とＡＩ層７
１を連続して真空蒸着し、この蒸着層の素子周辺側を第
７図■に示すようにエツチング除去する。Ｔｉ層７０の
厚さは約２０ＤＡであり、　ＡＩ層７１の厚さけ約１μ
ｍである。この半導体基板６１に、空気中で、６００℃
、１００分間の熱処理を施して、　ＡＩ層７１にマスク
されていない部分のＴｉ層７０を酸化して、第７図ωプ
に示すようにチタン酸化物層７２とする。ＡＩ層７１の
下部に残存するＴｉ薄層７０ａは酸化されない。チタン
酸化物Ｎ７２は、Ｔｉ薄層６４Ｃ及びＡＩ層６５ｂから
成るバリア電極７３に電気的に接続されており、平面的
にバリア電極７３の外周側に所定の幅を有して環状に形
成さ九ている。したがって、チタン酸化物層７２け第２
のチタン酸化物薄層６８の上方に延在し、第２のチタン
酸化物Ｊｍ７２とシリコン酸化膜６９を介して対向する
。チタン酸化物層７２は第２のチタン酸化物薄／１ｉｉ
６８よりも小さい約１００にΩ／口のシート抵抗を有す
る抵抗層である。Ｔｉ層７０ａとＡＩ層７１は外部接続
用の電極７４を形成する。なお、Ｔｉ層７０を酸化する
ための熱処理工程において、第１のチタン酸化物薄層６
７のうちシリコン酸化膜６９に被覆され工いない外周部
も酸化される。したがって、この外周部のシート抵抗は
５００００ＭΩ／口より更に大きくなっている。 こうして作成されたショットキバリアダイオ−ドロ、　
ＧａＡｓデバイスとショットキバリアダイオードの特徴
である高速応答性の良さか発揮されるとともに、高耐圧
が高い歩留りで得られた。耐圧のバラツキか少ないこと
、熱的不安定性のないこと、シリコン酸化膜の剥離が生
じ鮨いこと、設計及び製造が比較的簡単であることは、
第１及び第２の実施例と同様である。また、本実施例で
は、第２のフィールドプレートがチタン酸化物薄層６８
から成る抵抗性のフィールドプレートとなっている。し
たがつ℃、第２の実施例よりも高速耐圧の低下が一層確
実に防止できるとともに漏れ電流レベルが低減化されて
いる。即ち、第５図（ト）に示すショットキバリアダイ
オードでは、高速転流時において、第２のフィールドプ
レートの外周端の下方部分で電界強度の強い部分か生じ
る。したがって、この部分でブレークダウンが起こり易
く、この局部的なブレークダウンに基づいて漏れ電流が
増大する。この漏れ電流は高速耐圧を実質的に低下させ
るまで増加することもある。本実施例のショットキバリ
アダイオードでは、高速転流時において、チタン酸化物
層７２、シリコン酸化膜６９、第２のチタン酸化物薄層
６８、ｎ型領域６３から構成される分布定数回路が形成
され、これに基づいてチタン酸化物層７２に微少な変位
電流が流れる。これによって、チタン酸化物層７２には
外周側で電位が高く、内周側に向うにつれて電位が低く
なる電位分布が得られ、チタン酸化物層７２の外周端の
下方部分での電界集中が緩和される。 また、上記のチタン酸化物層７２に流れる微少な変位電
流は、ブレークダウンに基づいて流れる漏れＩＥ流に比
べて十分に小さく、実用上問題とならないレベルである
。なお、第２のフィールドプレートを抵抗層としたこと
で、高速転流時における空乏層の応答性において第２の
実施例に比べて不利と思われる。しかしながら、上記分
布定数回路の時定数は、第２のチタン酸化物薄層６８と
ｎ型領域６２とで形成される分布定数回路の時定数及び
ショットキバリアダイオードのりカッぐリー時間

〔発明の効果〕

請求項１．２．３の発明によれば、高耐圧の半導体装置
を得ることかできる。しかも、高耐圧化効果を比較的大
きくかつ確実に得ることが可能であジ、更に容易に製造
及び設計することが可能な半導体装置を提供することが
できる。特に、請求項１の発明によれば、高耐圧を維持
しつつ漏れ電流を低減することができる。請求項２の発
明によ九ば、絶Ｒ膜の剥離の起こフ難い高信頼性の半導
体装置を提供することができる。請求項乙の発明によれ
ば、高速転流動作をするときにも高耐圧が維持され、高
周波・高耐、圧の動作が余裕をもってできる半導体装置
を提供できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わるｐｎ接合ダイオ
ードを示す断面図、 第２図囚〜（ト）は第１図のダイオードを製造工程順に
示す断面図、 第３図は第２図■からシリコン酸化膜を除去し、電極を
鎖線で示す平面図、 第４図はダイオードの逆電圧−逆電流特性な示す図。 第５図は第２の実施例のショットキバリアダイオードを
製造工程順に示す断面図、 第６図は従来のｐｎ接合ダイオードを示す断面図、 第７図（４）〜（ト）は第３の実施例のショットキバリ
アダイオードを製造工程順に示す断面図である。 ２３・・・ｎ型領域、２４・・・ｐ層領域、２５・・・
ｐｎ接合、２９・・・第１のチタン酸化物薄層、３０・
・・第２のチタン酸化物薄層、３３・・・オーミック電
極。

Claims (1)

1. 【特許請求の範囲】 〔１〕半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
   るための整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置され
   、かつ前記電極に電気的に接続され、かつ前記電極のシ
   ート抵抗より大きいシート抵抗を有し、かつ前記半導体
   領域との間にシヨツトキバリアを生じさせるように形成
   されている薄層と、前記薄層を隣接包囲するように前記
   半導体領域上に配置され、かつ前記半導体領域上に形成
   されたチタン薄層を酸化したものから成り、前記薄層よ
   りも大きいシート抵抗を有しているチタン酸化物薄層と を備えていることを特徴とする半導体装置 〔２〕半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
   るための整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置され
   、かつ前記電極に電気的に接続され、かつ前記電極のシ
   ート抵抗より大きいシート抵抗を有し、かつ前記半導体
   領域との間にシヨツトキバリアを生じさせるように形成
   されている薄層と、前記薄層を隣接包囲するように前記
   半導体領域上に配置され、かつ前記半導体領域上に形成
   されたチタン薄層を酸化したものから成り、前記薄層よ
   りも大きいシート抵抗を有しているチタン酸化物薄層と
   、 前記薄層の上面に形成され、かつその外端が前記チタン
   酸化物薄層上に延在している絶縁層とを備えていること
   を特徴とする半導体装置。 〔３〕半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
   る整流障壁形成手段と、 前記電極を包囲するよラに前記半導体領域上に配置され
   、かつ前記電極に電気的に接続され、かつ前記電極より
   も大きいシート抵抗を有し、かつ前記半導体領域との間
   にシヨツトキバリアを生じさせるように形成されている
   薄層と、 前記薄層の上面に形成された絶縁層と、 前記電極を包囲するように形成され、かつ前記電極に電
   気的に接続され、かつ前記絶縁層を介して前記薄層と対
   向しており、かつ前記薄層よりも小さいシート抵抗を有
   する導電性又は抵抗性の層と を備えていることを特徴とする半導体装置。