JPH0574231B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、詳細には整流障壁
（pn接合又はシヨツトキ障壁）が高耐圧化された
半導体装置に関する。

従来技術及び本発明の解決すべき課題 pn接合（pin接合を含む）やシヨツトキ障壁
（シヨツトキバリア）では、こられらの周辺部分
における耐圧（以下、周辺耐圧と言う）が、これ
らの中央部での耐圧（以下、バルク耐圧と言う）
に比べて低下する傾向が著しく、高耐圧化が困難
であるという問題を有する。

この問題を解決するため、フイールドプレート
を設けた構造、ガードリングを設けた構造または
これらの組合せ構造が広く使われている。しかし
ながら、上記の構造では、十分な高耐圧効果が得
られないのが実情である。

そこで、本発明の目的は、上記問題を解決し、
高耐圧化効果が大きく、かつ高耐圧化を確実に達
成することができる構造を提供することにある。

課題を解決するための手段 本発明による半導体装置は、半導体領域と、電
極を備えて前記半導体領域との間に整流障壁を形
成するように前記半導体領域に隣接して形成され
た整流障壁形成手段と、前記半導体領域に隣接し
て形成されたトンネル障壁層と、前記半導体領域
に前記トンネル障壁層を介して隣接し且つ前記電
極と電気的に接続された薄層とを有する。前記ト
ンネル障壁層は10Å〜200Åの厚さを有し且つ前
記半導体領域との間に0.3eV以上の高さを有する
電位障壁を形成し、前記薄層は10KΩ／口以上の
シート抵抗を有する抵抗層である。前記整流障壁
に逆電圧を印加したときに前記トンネル障壁層を
通つて前記半導体領域と前記薄層の間に流れる量
子力学的なトンネル効果に基づくトンネル電流に
よつて前記薄層の前記整流障壁に近い側の端部と
前記整流障壁から遠い側の端部との間に電位差が
生じる。

電流障壁形成手段の一つは、半導体領域との間
にpn接合を形成するように半導体領域と反対の
導電型を有し、かつ半導体領域よりも低い抵抗率
を有している反対導電型半導体領域と、この反対
導電型半導体領域上に形成されたオーミツク電極
から成る。また、前記電流障壁形成手段の他の一
つは、半導体領域との間にシヨツトキバリアを形
成するバリア電極である。

作 用 本願発明によれば、整流障壁に逆電圧が印加さ
れたとき、整流障壁を通る微少な漏れ電流が流れ
るとともに、半導体領域と薄層との間にもトンネ
ル障壁層を介して量子力学的なトンネル効果に基
づく微少なトンネル電流が流れる。整流障壁に逆
電圧を印加すると、薄層には上記トンネル電流に
基づいて横方向に電位勾配が生じ、薄層は半導体
領域に対して導体性のフイールドプレートよりも
電界集中緩和効果の大きい高抵抗性フイールドプ
レートとして作用する。したがつて、整流障壁に
逆電圧を印加ししたときに整流障壁から広がる空
乏層は上記高抵抗性フイールドプレートの効果に
よつて電界集中を良好に緩和する滑らかな空乏層
に形成される。結果として、整流障壁の周辺部分
での電界集中が大幅に緩和される。

実施例 本発明の一実施例に係るシヨツトキバリアダイ
オードとその製造方法について第１図を参照して
以下に説明する。

第１図Ａに示すシヨツトキバリアダイオードを
製作する際には、まず、第１図Ｂに示すように
GaAsから成るn⁺型領域２の上に、GcAsのエピ
タキシヤル成長法により高抵抗のｎ型領域３を形
成した半導体基板１を用意する。ｎ型領域３の不
純物濃度は約1.8×10¹⁵cm^-3、厚さは約15μmであ
る。

次に、上記ｎ型領域３の上面全域にTa（タンタ
ル）の薄層即ちTa薄層を真空蒸着で形成する。
続いて、半導体基板１に空気中で300℃、５〜30
分間の熱処理を施す。これにより、上記Ta薄層
は熱酸化され、第１図Ｃに示すように、ｎ型領域
３の上面全域にTaの酸化物から成る薄層、即ち
Ta酸化物薄層４が形成される。Ta酸化物薄層４
は絶縁物薄層と言える薄層である。

Ta酸化物薄層４は、厚さが約50Åの極薄の膜
である。Ta酸化物薄層４は、本発明に基づくト
ンネル障壁層として機能する。このことについて
は後で説明する。

次に、Ta酸化物薄層４の素子中央部分をエツ
チング除去して、Ta酸化物薄層４に開口５を形
成する。続いて、半導体基板１の上面全域にAl
（アルミニウム）層を真空蒸着して、この蒸着層
の周辺部を第１図Ｄに示すようにエツチング除去
する。Al層は、開口５を通じてｎ型領域３に隣
接し、ｎ型領域３との界面にシヨツトバリア７を
形成するので、以下、このAl層をバリア電極６
と言う。バリア電極６の厚さは約2μmとなつてい
る。また、半導体基板１の下面全域にAu（金）−
Ge（ゲルマニウム）合金とAuとを連続的に真空
蒸着してオーミツク電極８を形成する。

次に、半導体基板１の上面全域に錫を添加した
酸化インジウムを真空蒸着して、錫のドープされ
た酸化インジウム層（以下、ITO（indiumtin
oxide）膜という〕を形成する。続いて、Ar（ア
ルゴン）雰囲気中にて半導体基板１と350℃、10
分間の熱処理を施した後、上記蒸着層の素子中央
部と素子周辺部をエツチング除去して第１図Ｅに
示すITO層９を形成する。ITO層９は、本発明に
基づく薄層として機能する。ITO層９はバリア電
極６よりも十分に大きい約10MΩのシート抵抗を
有する抵抗層となつている。ITO層９はその内周
側においてバリア電極６に隣接し且つ電気的に接
続されている。ITO層６はTa酸化物薄層４の上
面に延在しており、ｎ型領域３とTa酸化物薄層
４を介して隣接する。平面的に見て、ITO層９は
シヨツトバリア７を包囲するように閉環状に形成
される。

次に、半導体基板１の上面全域にプラズマ
CVD（Chemical Vapor Deposition）法または光
CVD法によつてによつてシリコン酸化膜を形成
する。続いて、このシリコン酸化膜の素子中央部
をエツチング除去して、第１図Ｆに示すように、
開口１０を有するシリコン酸化膜１１を形成す
る。更に、半導体基板１の上面にTi（チタン）と
Alを連続して真空蒸着し、この蒸着層の素子周
辺側をエツチング除去して第１図Ａに示すような
外部接続用の電極１２を形成する。電極１２はシ
リコン酸化膜１１の開口１０を通じてバリア電極
６と電気的に接続されている。なお、電極１２の
周辺部はバリア電極６の周端部よりも外側に位置
している。電極１２のバリア電極６の外周端より
も外側に延在した部分は補助的なフイールドプレ
ートとして機能する。

こうして製作されたシヨツトキバリアダイオー
ドによれば、高耐圧化が高い歩留りで得られる
し、高速転流時（順方向バイアスから逆方向バイ
アスに高速に切りかえた時）においても定常時の
耐圧、即ち、直流電圧印加時の耐圧（以下、直流
耐圧と言う）と同等な耐圧特性が得られる。

高耐圧化が達成されるのは、ITO層９がｎ型領
域３に対して高抵抗性のフイールドプレートとし
て作用し、シヨツトキバリア７の周辺部における
電界集中を有効に緩和することによる。以下、こ
れについて詳述する。ｎ型領域３とITO層９との
間に配置されたTa酸化物薄層４は絶縁物であり、
ｎ型領域３及びITO層９に対して障壁の高い電位
障壁を形成する。ここで、Ta酸化膜薄層４は厚
さ50Åの極薄の膜であるから、上記電位障壁はそ
の障壁の厚さが十分に小さく、トンネル障壁とな
る。したがつて、シヨツトキバリア７に逆電圧を
印加すると、シヨツトキバリア７を通じて微少な
漏れ電流が流れるとともに、ｎ型領域３とITO層
９の間にもTa酸化物薄層４を介して量子力学的
なトンネル効果に基づいて逆方向トンネル電流が
流れる。ここで、逆電圧はアノードを構成する電
極１２とカソードを構成するオーミツク電極８に
接続され、ITO層９には直接に接続されていな
い。したがつて、ITO層９に流れる上記のトンネ
ル電流は電極１２に流れ込む。ITO層９は高抵抗
層であるから、この微少なトンネル電流に基づい
て横方向に電位勾配が形成される。つまり、ITO
層９の電位分布は、シヨツトキバリア７側で電位
が低く、シヨツトキバリア７から遠ざかるにつれ
て電位が高くなる。このため、シヨツトキバリア
７から伸びる空乏層は、ITO層９の抵抗性フイー
ルドプレートの作用によつて、シヨツトキバリア
７の周端部からITO層９の先端側に向かうにつれ
てその広がりが徐々に小さく形成される。結果と
して、電界集中を良好に緩和する滑らかな空乏層
が形成される。これにより、バリア電極７の周端
部近傍に生じる電界集中が有効に緩和されて、シ
ヨツトキバリア７の周辺耐圧が向上する。なお、
ITO層９の代わりに導体のフイールドプレートを
形成た場合には、このフイールドプレートに横方
向の電位勾配が生じないために、電界集中を良好
に緩和する空乏層を形成することはできない。

更に、本実施例のシヨツトキバリアダイオード
では、前述のように電極１２のバリア電極７から
外側に延びた部分が補助的フイールドプレート
（第２のフイールドプレート）として作用し、高
速転流時における耐圧（以下、高速耐圧という）
を向上できる。即ち、高速転流時において、ITO
層９は、その下方のTa酸化物薄層４及びｎ型領
域３と相俟つて抵抗と容量から構成される分布定
数回路（または集中定数回路）を形成すると考え
られる。このため、高速転流時においては、ITO
層９の電位分布が上記分布定数回路の時定数をも
つて形成される。即ち、ITO層９の電位分布が印
加された逆電圧に対応した電位分布となるまでに
時間的な遅れが生じる。したがつて、高速転流時
はITO層９に基づくフイールドプレート効果が良
好に作用し難く、シヨツトキバリア７から延びる
空乏層が電界集中を緩和する空乏層、即ち印加さ
れた逆電圧に対応した空乏層となるまでに時間が
かかる。したがつて、高速転流時では定常時に比
べてアバランシエ降伏が起こり易い状態にある。
結果として、第２のフイールドプレートがない場
合の高速耐圧は、直流耐圧よりも低下し易い。本
実施例のシヨツトキバリアダイオードによれば、
第２のフイールドプレートとその下方のシリコン
酸化膜１１、ITO層９、Ta酸化物薄層４及びｎ
型領域３とが相俟つて形成する分布定数回路の時
定数が無視できる程度に小さいから、高速転流時
には、第２のフイールドプレートに基づく空乏層
が応答性良く形成され、この空乏層によつて電界
集中を良好に緩和することができる。したがつ
て、高速転流時においても定常時とほぼ等しい耐
圧を得ることができる。高速転流時から定常時に
近づくにつれて、ITO層９には印加された逆電圧
に対応した電位分布が形成され、この電位分布に
基づいて広がる空乏層によつて電界集中が良好に
緩和される。なお、直流耐圧は第２のフイールド
プレートの有無では耐圧レベルに差異が認められ
ない。したがつて、定常時では、ITO層９による
フイールドプレート効果が強力であり、第２のフ
イールドプレートの作用はITO層９にシールドさ
れることもあつて弱いものと考えられる。

以上のように本実施例のシヨツトバリアダイオ
ードによれば、高耐圧が高い歩留まりで得られ、
かつ耐圧特性が安定であり、且つGaAsシヨツト
キバリアダイオードの特徴である高周波動作が大
電流・高耐圧の条件の下で余裕をもつて可能とな
る。

変形例 本発明は以下の変形例が可能である。

(1) トンネル障壁膜はTa酸化物薄層４に限られ
ない。例えば、シリコン酸化膜等の絶縁膜やバ
ンドギヤツプの大きい半導体等から形成されて
いてもよい。また、トンネル障壁膜は量子力学
的なトンネル効果が良好に生じるように、その
厚さを10Å〜200Å、望ましくは30Å〜100Åに
形成すべきである。

(2) 薄層はITO層９に限られない。例えば、Ta
（タンタル）等の金属層やInP（燐化インジウ
ム）、InSb（アンチモン化インジウム）、
InGaAs（砒化インジウム−ガリウム）、InGaP
（燐化インジウム−ガリウム）等の化合物半導
体やシリコン半導体等であつてもよい。なお、
薄層は電界集中を良好に緩和する空乏層が形成
されるように10KΩ／口以上とする。

(3) ITO層９のシヨツトバリア７に近い側の端部
とシヨツトバリア１０から遠い側の端部との間
の電位差は、実用的には降伏電圧印加時におい
て降伏電圧の1/4以上、望ましくは1/2以上とす
るのがよい。即ち、この程度の電位差が生じる
ように、ITO層９のシート抵抗、長さ、Ta酸
化物薄層４の厚さ等を設定すべきである。

(4) 半導体基板１はGaAs以外にもAlGaAs（砒化
アルミニウム−ガリウム）、GaP（燐化ガリウ
ム）、InP（燐化インジウム）等の−族化合
物半導体、他の化合物半導体、更にはシリコン
半導体であつてもよい。

(5) 集積回路中に形成した半導体装置にも適用で
きる。

(6) 第２のフイールドプレートは抵抗体から成る
フイールドプレート、いわゆる抵抗性フイール
ドプレートとしてもよい。第２のフイールドプ
レートを抵抗性フイールドプレートとした場
合、高速転流時の変位電流に基づいて横方向に
電位勾配が生じる。この結果、第２のフイール
ドプレートの外周端での電界集中が緩和され
て、高速耐圧が直流耐圧レベルに安定して得ら
れる。

(7) pn接合ダイオードに適用して、pn接合の周
辺耐圧を向上させた構造としてもよい。

(8) トンネル障壁層が半導体領域に対して形成す
る電位障壁の高さは逆方向漏れ電流が素子特性
上多すぎないように0.3eV以上とする。

発明の効果 以上のように、本発明によれば、高耐圧の半導
体装置を実現できる。しかも、高耐圧化効果を比
較的大きくかつ確実に得ることが可能である。

【図面の簡単な説明】

第１図は本発明の実施例を示すシヨツトキバリ
アダイオードの製造工程を示し、第１図Ａは製造
されたシヨツトバリアダイオードの断面図、第１
図Ｂは半導体基板の断面図、第１図ＣはTa酸化
物薄層を形成した半導体基板の断面図、第１図Ｄ
はTa酸化物薄層の一部を除去してバリア電極を
形成した半導体基板の断面図、第１図Ｅは更に
ITO層を形成した半導体基板の断面図、第１図Ｆ
はITO層の上にシリコン酸化膜を形成した半導体
基板の断面図である。 １…半導体基板、２…n⁺型領域、３…ｎ型領
域（半導体領域）、４…Ta酸化物薄層（トンネル
障壁層）、６…バリリア電極（整流障壁形成手
段）、７…シヨツトキバリア（整流障壁）、９…
ITO層（薄層）、１２…電極。

Claims (1)

【特許請求の範囲】
1. １ 半導体領域と、電極を備えて前記半導体領域
   との間に整流障壁を形成するように前記半導体領
   域に隣接して形成された整流障壁形成手段と、前
   記半導体領域に隣接して形成されたトンネル障壁
   層と、前記半導体領域に前記トンネル障壁層を介
   して隣接し且つ前記電極と電気的に接続された薄
   層とを有し、前記トンネル障壁層は10Å〜200Å
   の厚さを有し且つ前記半導体領域との間に0.3eV
   以上の高さを有する電位障壁を形成し、前記薄層
   は10KΩ／口以上のシート抵抗を有する抵抗層で
   あり、前記整流障壁に逆電圧を印加したときに前
   記トンネル障壁層を通つて前記半導体領域と前記
   薄層の間に流れる量子力学的なトンネル効果に基
   づくトンネル電流によつて前記薄層の前記整流障
   壁に近い側の端部と前記整流障壁から遠い側の端
   部との間に電位差が生じることを特徴とする半導
   体装置。