JPH02284518A - 入力インターフエース回路 - Google Patents
入力インターフエース回路Info
- Publication number
- JPH02284518A JPH02284518A JP1105096A JP10509689A JPH02284518A JP H02284518 A JPH02284518 A JP H02284518A JP 1105096 A JP1105096 A JP 1105096A JP 10509689 A JP10509689 A JP 10509689A JP H02284518 A JPH02284518 A JP H02284518A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- contact point
- voltage
- voltage contact
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は機器間の接続方式に関し、特にインターフェー
スを接点で行う入力インターフェース回路に関する。
スを接点で行う入力インターフェース回路に関する。
（従来の技術）
従来、この種の入力インターフェースは第２図に示すよ
うな無電圧接点インターフェースか、あるいは第８図に
示すような有電圧接点インターフェースが採用されてい
た。
うな無電圧接点インターフェースか、あるいは第８図に
示すような有電圧接点インターフェースが採用されてい
た。
第２図において、７は無電圧接点インターフェース機器
、８はインターフェース用電源、９はホトカブラ、１０
は論理部、Ｒ６は抵抗器である。
、８はインターフェース用電源、９はホトカブラ、１０
は論理部、Ｒ６は抵抗器である。
第８図忙おいて、１１は有電圧接点インターフェース機
器、１２！ｄ電源、１３はホトカブラ、１４は論理部、
Ｒ７は抵抗器である。
器、１２！ｄ電源、１３はホトカブラ、１４は論理部、
Ｒ７は抵抗器である。
これらのインターフェースでは、入力インターフェース
回路を共用することはできなかった。さらに、第３図に
示す有電圧接点インターフェース１１では、電源１２の
電圧によ）抵抗器Ｒ６を変更せざるを得す、入力インタ
ーフェース回路の共用すらできなかった。
回路を共用することはできなかった。さらに、第３図に
示す有電圧接点インターフェース１１では、電源１２の
電圧によ）抵抗器Ｒ６を変更せざるを得す、入力インタ
ーフェース回路の共用すらできなかった。
（発明が解決しようとする課題）
上述した従来の入力インターフェース回路では、無電圧
接点インターフェース、および有電圧接点インターフェ
ースでは入力インターフェース回路が異なり、また第８
図に示す有電圧接点インターフェースにおいては電源１
２の電圧により抵抗器Ｒ８が異なり、入力インターフェ
ース回路の共用はできないという欠点がある。よって、
接点の種類や電圧値によ少種々の入力インターフェース
回路を用意する必要が生ずるという欠点がある。。
接点インターフェース、および有電圧接点インターフェ
ースでは入力インターフェース回路が異なり、また第８
図に示す有電圧接点インターフェースにおいては電源１
２の電圧により抵抗器Ｒ８が異なり、入力インターフェ
ース回路の共用はできないという欠点がある。よって、
接点の種類や電圧値によ少種々の入力インターフェース
回路を用意する必要が生ずるという欠点がある。。
本発明の目的は、入力と直列にダイオードを接続すると
ともに、入力の線間にベース、エミッタならびにコレク
タがそれぞれ抵抗器を介して接続されるトランジスタを
接続することによって上記欠点を従来し、インターフェ
ースを共用できるように構成したインターフェース回路
を提供することにある。
ともに、入力の線間にベース、エミッタならびにコレク
タがそれぞれ抵抗器を介して接続されるトランジスタを
接続することによって上記欠点を従来し、インターフェ
ースを共用できるように構成したインターフェース回路
を提供することにある。
（課題を解決するだめの手段）
本発明による入力インターフェース回路は、トランジス
タと、ダイオードとを具備して構成したものである。
タと、ダイオードとを具備して構成したものである。
トランジスタけべ艷ス、エミッタ、ならびにコレクタが
それぞれ抵抗器を介して接点入力の線間に接続されたも
のである。
それぞれ抵抗器を介して接点入力の線間に接続されたも
のである。
ダイオードはトランジスタのコレクタとベースとの間に
ベース抵抗器を介してベースと直列に順方向へ、ベース
抵抗器側が入力側になるように接続されたものである。
ベース抵抗器を介してベースと直列に順方向へ、ベース
抵抗器側が入力側になるように接続されたものである。
（実施例）
次に１本発明について図面を参照して説明する。
第１図は、本発明によるインターフェース回路の一実施
例を示すブロック図である。
例を示すブロック図である。
第１図において、１は接点インターフェース機器、２は
ダイオード、３はトランジスタ、４はインターフェース
用電源、５はホトカブラ、６は論理部、Ｒ１−Ｒ５はそ
れぞれ抵抗器である。
ダイオード、３はトランジスタ、４はインターフェース
用電源、５はホトカブラ、６は論理部、Ｒ１−Ｒ５はそ
れぞれ抵抗器である。
第１図において、接点インターフェース機器１は無電圧
接点または動性電圧接点でインターフェースを行う機器
である。
接点または動性電圧接点でインターフェースを行う機器
である。
無電圧接点インターフェースのときには、インターフェ
ース用電源４から電流制限用の抵抗器Ｒ５、インターフ
ェース用のホトカブラ５、および逆流防止用のダイオー
ド２を介して接点インターフェース機器１へ電流が流れ
、ホトカプラ５をオンになる。
ース用電源４から電流制限用の抵抗器Ｒ５、インターフ
ェース用のホトカブラ５、および逆流防止用のダイオー
ド２を介して接点インターフェース機器１へ電流が流れ
、ホトカプラ５をオンになる。
一方、有電圧接点インターフェースのときＫは、スイッ
チング用のトランジスタ３のベース側には抵抗器Ｒ１を
介して有電圧接点の電圧が印加され、バイアス用の抵抗
器Ｒ３、Ｒ４の比を適当に選べば、有電圧接点の電圧に
関係なくトランジスタ３をオンにさせることができる。
チング用のトランジスタ３のベース側には抵抗器Ｒ１を
介して有電圧接点の電圧が印加され、バイアス用の抵抗
器Ｒ３、Ｒ４の比を適当に選べば、有電圧接点の電圧に
関係なくトランジスタ３をオンにさせることができる。
このときには、インターフェース用の電源４から電流制
限用の抵抗器Ｒ５、インターフェース用のホトカプラ５
、電流制限用の抵抗ｉＲ２、スイッチング用のトランジ
スタ３、およびバイアス用の抵抗器Ｒ３を介して電流が
流れ、ホトカブラ５がオンになるため、インターフェー
スが可能である。
限用の抵抗器Ｒ５、インターフェース用のホトカプラ５
、電流制限用の抵抗ｉＲ２、スイッチング用のトランジ
スタ３、およびバイアス用の抵抗器Ｒ３を介して電流が
流れ、ホトカブラ５がオンになるため、インターフェー
スが可能である。
（発明の効果）
以上説明したように本発明は、入力と直列にダイオード
を接続するとともに１人力の線間にベース、エミッタ、
ならびにコレクタがそれぞれ抵抗器を介して接続される
トランジスタを接続することにより、無電圧接点インタ
ーフェース、および有電圧接点インターフェースではと
もに共用のインターフェースとすることができるという
効果がある。
を接続するとともに１人力の線間にベース、エミッタ、
ならびにコレクタがそれぞれ抵抗器を介して接続される
トランジスタを接続することにより、無電圧接点インタ
ーフェース、および有電圧接点インターフェースではと
もに共用のインターフェースとすることができるという
効果がある。
第１図は、本発明による入力インターフェース回路の一
実施例を示すブロック図である。 第２図は、従来技術による無電、圧接点インターフェー
ス回路の一列を示すブロック図でちる。 第８図は、従来技術による有電圧接点インターフェース
回路の一例を示すブロック図である。 １轡・・接点インターフェース機器 ２・・・ダイオード ３・・暖トランジスタ ４．８，１２・・・電 源 ５、！１．１５・・・ホトカプラ ８．１０，１４・・・論理部 ７−・・無電圧接点インターフェース機器１１１１・・
有電圧接点インターフェース機器Ｒ１〜Ｒ７争 魯 争
抵抗器
実施例を示すブロック図である。 第２図は、従来技術による無電、圧接点インターフェー
ス回路の一列を示すブロック図でちる。 第８図は、従来技術による有電圧接点インターフェース
回路の一例を示すブロック図である。 １轡・・接点インターフェース機器 ２・・・ダイオード ３・・暖トランジスタ ４．８，１２・・・電 源 ５、！１．１５・・・ホトカプラ ８．１０，１４・・・論理部 ７−・・無電圧接点インターフェース機器１１１１・・
有電圧接点インターフェース機器Ｒ１〜Ｒ７争 魯 争
抵抗器
Claims (1)
- ベース、エミッタ、ならびにコレクタがそれぞれ第１〜
第８の抵抗器を介して接点入力の線間にオン状態になる
ように接続されたトランジスタと、前記トランジスタの
コレクタとベースとの間に前記第２の抵抗器を介してベ
ースと直列に順方向へ前記第２の抵抗器の側が前記入力
側になるように接続されたダイオードとを具備して構成
したことを特徴とする入力インターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105096A JPH02284518A (ja) | 1989-04-25 | 1989-04-25 | 入力インターフエース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105096A JPH02284518A (ja) | 1989-04-25 | 1989-04-25 | 入力インターフエース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02284518A true JPH02284518A (ja) | 1990-11-21 |
Family
ID=14398374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1105096A Pending JPH02284518A (ja) | 1989-04-25 | 1989-04-25 | 入力インターフエース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02284518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014038033A (ja) * | 2012-08-16 | 2014-02-27 | Kansai Electric Power Co Inc:The | 電力量計用パルスチェッカー及びその使用方法 |
-
1989
- 1989-04-25 JP JP1105096A patent/JPH02284518A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014038033A (ja) * | 2012-08-16 | 2014-02-27 | Kansai Electric Power Co Inc:The | 電力量計用パルスチェッカー及びその使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02284518A (ja) | 入力インターフエース回路 | |
| US4217528A (en) | Apparatus for preventing malfunction in a circuit controlling an electrical component maintaining a residual voltage after removal of energization | |
| JPS6223060Y2 (ja) | ||
| US5402301A (en) | Damping circuit providing capability of adjusting current flowing through damping component | |
| JPH0724815Y2 (ja) | 基準レベル変換回路 | |
| JPH0294811A (ja) | レベル可変回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JPH0513064Y2 (ja) | ||
| SU660258A1 (ru) | Устройство дл реверсировани тока в нагрузке | |
| JPS5995708A (ja) | 増幅回路 | |
| JPH02148955A (ja) | 極性検出回路 | |
| JPS643407B2 (ja) | ||
| JPS6264107A (ja) | 出力回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPS6143824A (ja) | 論理集積回路 | |
| JPH05235709A (ja) | シュミット回路 | |
| JPH01245711A (ja) | 電流制限機能付定抵抗回路 | |
| JPS6412417B2 (ja) | ||
| JPH07211210A (ja) | 交互運転用リレー装置 | |
| JPH01144710A (ja) | 差動増幅回路 | |
| JPS5850451B2 (ja) | 多段多安定マルチバイブレ−タ | |
| JPH0531848B2 (ja) | ||
| JPS5914003A (ja) | 中間値選択回路 | |
| JPH0612871B2 (ja) | スイッチ回路 |