JPS6143824A - 論理集積回路 - Google Patents

論理集積回路

Info

Publication number
JPS6143824A
JPS6143824A JP16594184A JP16594184A JPS6143824A JP S6143824 A JPS6143824 A JP S6143824A JP 16594184 A JP16594184 A JP 16594184A JP 16594184 A JP16594184 A JP 16594184A JP S6143824 A JPS6143824 A JP S6143824A
Authority
JP
Japan
Prior art keywords
input terminal
control signal
input
terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16594184A
Other languages
English (en)
Inventor
Yoichi Matsumoto
洋一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16594184A priority Critical patent/JPS6143824A/ja
Publication of JPS6143824A publication Critical patent/JPS6143824A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は正論理の信号でも負論理の信号でも一定の論理
の信号として取り出すことのできる論理集積回路(以下
、集積回路を単にICという)に関するものである。
(従来技術) アナログ信号を「オン」 「オフ」するアナログスイッ
チICは、MOSFETやジャ7クシロンFETなとの
スイッチ素子の外に、外部から印加されたディジタル信
号によりスイッチの「オフ」、「オフ」は制御するコン
トロールロジックを同−ICチップ上に集積することに
より構成している。
従来、アナログスイッチICにおいては、スイッチの「
オン」、「オフ」動作とコントロールディジタル信号の
関係はそれぞれのアナログスイッチICで一通りに決定
される。例えばアクティブロウのアナログスイッチIC
においては、コントロールディジタル信号がロウレベル
の時にスイッチが「オンコし、ノ1イレベルの時にスイ
ッチは「オフ」する。一方、アクティブハイのスイッチ
においては逆の動作を行ない、コントロールディジタル
信号がハイレベルの時にスイッチが「オン」する。
このように、この種の従来のアナログスイッチICにお
いては、コントロール信号に対するスイッチ動作がそれ
ぞれのアナログスイッチICで一定で変更できない。こ
のため、アナログスイッチICのスイッチ動作と異なる
論理のコントロール信号で「オン」、「オフ」動作を行
碌わせるためには、コントロール信号の論理を変換回路
で変換した後にアナログスイッチICに加えるか、又は
アナログスイッチICを選択して動作形態がコントロー
ル信号の論理に一致するものを用いなければならない。
このため、回路設計上柔軟性に欠けるという欠点があっ
た。
(発明が解決しようとする問題点) 本発明の目的はこの欠点を除去し、コントロール信号の
論理を容易に変更できるような機能をもつ論理集積回路
を提供することにある。
(問題点を解決するための手段) 本発明によれば、基準電圧が非反転入力に接続され第1
の入力端子が負入力に接続された第1の比較器と、基準
電圧が反転入力に接続され第2の入力端子が非反転入力
に接続された第2の比較器と、第1および第2の比較器
の各出力を共通に電源電位に接続する抵抗と、第1およ
び第2の比較器の各出力と抵抗との筬続点に接続された
出力端子とを有する論理集積回路を得る。
(実施例) 以下、本発明を図面により説明する。
第1図は本発明の一実施例である。コントロールロジッ
ク回路である。この回路はオープンコレクタトランジス
タ31.32を出力に持つ2つの比較器21.22から
構成され、出力のオープンコレクタトランジスタ31.
32はワイヤードOR接続を行なって抵抗53で正電源
端子11には接続されている。この抵抗53により出力
線10の電位は通常は正電源1位となっている。なお、
トランジスタ31.32として電界効果トランジスタ(
FET)  を用いる場合はオープンドレイン出力とし
、ワイヤードOR接続を行う。比較器21には非反転入
力(+Hこ又比較器22には反転入力(へ)に、正電源
を抵抗51.52で分割して得九基準電圧を与えている
。コントロールディジタル信号は正論理の場合は入力端
子12に与え、負論理の時に入力端子に与える。この時
、コントロール信号を印加しない方の比較器は出力が常
にハイレベルになるように設定しておく。すなわち入力
端子12にコントロール信号を印加する際は、入力端子
13け、正電源端子11の正電源レベルに接続し、入力
端子13にコントロール信号を印加する際は入力端子1
2け接地電位点に接続する。
この回路lこよれば入力4子12又は入力端子13のど
ちらか一方を選択することにより、コントロール信号を
スイッチ部分4の動作形態に応じた形で取り出゛すこと
もでき、また同一のコントロール信号でスイッチ部分4
の動作を逆転することが可能である。
第2図は4つの比較器61〜64を用いて2つのアナロ
グスイッチを同−ICチップ上に集積した場合のブロッ
ク図であり、一つのアナログスイッチは入力端子12,
13.比較器61.62およびスイッチ71からなり、
他方のアナログスイッチは入力端子12’、13’、比
較器63.64およびスイッチ72からな、りている。
かがる第2図のICを用いれば、アクティブロウ、アク
ティブハイのスイッチ選択はもちろんのこと第3図のよ
うな掻Iiを行な9ことにより、信号切り供え用のスイ
ッチfi−答易に構成することも可能である。かかる信
号切り換え用スイッチでは、コントロ・−ル信号9を入
力端子13と12′とに入れ、アナログ16号8をスイ
ッチ71.72に入れろことにより、入力アナログ信号
を2つの出力に振り分けている。
(発明の効果) 以上、詳細に説明したように、本発明によれば、1つの
アナログスイッチICでアクティブロウとして用いたり
アクティブハイとして用いたりすることができ、又信号
切り換え用のスイッチなどが容易に構成できるので設計
の柔軟性が増しその効果は大きい。
【図面の簡単な説明】
第1図は本発明の一実施例の回路図、第2図け本発明の
一実施例の利用例を示したブロック図、第3図は亀2図
の利用例の応用回路図である。 11・・・・・・正電源端子、12.12’・・・・・
・−入力端子、13.13’・・・・・・十入力端子、
21.22・°゛°゛比較!、31,32・・・・・・
オープンコレクタトランジスタ、4・・・・・・スイッ
チ構成部、51.52.53・・・・・抵抗、61〜6
4・・・・・・比較器、71.72・・・・・スイッチ
、8・・・・・・アナログ入力信号、9・・・・・・コ
ントロール傷号、10・・・・・・出力線。 ・′二丁≧\ 代理人 弁理士  内 原   晋j  −’  、′
〈 髪1図 毒

Claims (1)

    【特許請求の範囲】
  1. 第1の入力端子と、第2の入力端子と、基準電位源と、
    前記第1の入力端子に反転入力が接続され前記基準電位
    源に非反転入力が接続された第1の比較器と、前記第2
    の入力端子に非反転入力が接続され前記基準電位源に反
    転入力が接続された第2の比較器と、前記第1および第
    2の比較器の出力をワイヤードOR接続する手段と、前
    ワイヤードOR接続手段の出力に接続された出力端子と
    を有することを特徴とする論理集積回路。
JP16594184A 1984-08-08 1984-08-08 論理集積回路 Pending JPS6143824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16594184A JPS6143824A (ja) 1984-08-08 1984-08-08 論理集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16594184A JPS6143824A (ja) 1984-08-08 1984-08-08 論理集積回路

Publications (1)

Publication Number Publication Date
JPS6143824A true JPS6143824A (ja) 1986-03-03

Family

ID=15821921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16594184A Pending JPS6143824A (ja) 1984-08-08 1984-08-08 論理集積回路

Country Status (1)

Country Link
JP (1) JPS6143824A (ja)

Similar Documents

Publication Publication Date Title
US5136293A (en) Differential current source type d/a converter
JPH0521445B2 (ja)
JPS6143824A (ja) 論理集積回路
JPS62145906A (ja) 増幅回路
JPH038126B2 (ja)
JPS6017261B2 (ja) デジタル−アナログ変換回路
JP2678669B2 (ja) 基準電圧入力回路
JPH0624787Y2 (ja) 切替回路
JPH01273408A (ja) 整流回路
JPS61274511A (ja) Cmos型半導体集積回路装置
JPH0724815Y2 (ja) 基準レベル変換回路
JPH0349469Y2 (ja)
JPS5914795Y2 (ja) 電圧検出回路
JPS60117343A (ja) モ−ド変換回路
JPH0360052A (ja) 半導体集積回路装置
JPS6326115A (ja) 3値コントロ−ル回路
JPS6390916A (ja) アナログスイツチ
JPH05291957A (ja) 比較基準切換スイッチ付ワンチップ・コンパレータ
JPS61170139A (ja) デイジタル/アナログ変換器
JPH0531358U (ja) ロジツク回路を具えるアナログ・スイツチ回路
JPH02284518A (ja) 入力インターフエース回路
JPH0697740A (ja) 基準電圧発生回路
JPS60223228A (ja) 2信号から3信号を発生するための信号変換回路
JPS60153314U (ja) 電流切り換え回路
JPH02153625A (ja) バッフア回路