JPS5995708A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS5995708A JPS5995708A JP20572682A JP20572682A JPS5995708A JP S5995708 A JPS5995708 A JP S5995708A JP 20572682 A JP20572682 A JP 20572682A JP 20572682 A JP20572682 A JP 20572682A JP S5995708 A JPS5995708 A JP S5995708A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- output
- differential amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は出力極性を切換可能な増幅回路に関する。
従来、差動増幅器は集積回路装置（以下ＩＣという）に
おいて広く用いられているが、差動増幅器の正負の両極
性入力端子及び正負の両極性出力端子をすべて端子とし
てＩＣ外へ引き出すことはＩＣの端子数をいたずらにふ
やし、価格／性能比を悪くするため通常必要な端子のみ
ＩＣ外へ引き出すようにしている。
おいて広く用いられているが、差動増幅器の正負の両極
性入力端子及び正負の両極性出力端子をすべて端子とし
てＩＣ外へ引き出すことはＩＣの端子数をいたずらにふ
やし、価格／性能比を悪くするため通常必要な端子のみ
ＩＣ外へ引き出すようにしている。
本発明はより少ない引き出し端子数で、差動増幅器の正
負極性の出力を選択的に引き出し可能たらしめる増幅回
路を提供することを目的とするものである。
負極性の出力を選択的に引き出し可能たらしめる増幅回
路を提供することを目的とするものである。
本発明の増幅回路は、第１及び第２の差動増幅器と、少
くとも１ケのレベルシフト回路と、電圧比較回路と入力
及び出力端子を有し、前記ン、ｌ及び第２の差動増幅器
の各々の第１極性入力端子と各々の第２極性入力端をそ
れぞれ一対となし、少くともその一方は前記レベルシフ
ト回路を介して接続するとともに他方の対を前記入力端
子に接続すると共に、該入力端子の入力端子を前記電圧
比較回路に印加せしめ、該電圧比較器の出力にて前記第
１及び第２０差動増幅器の相異なる極性の−方を選択的
に切換えて前記出力端子に導出したことを特徴とする。
くとも１ケのレベルシフト回路と、電圧比較回路と入力
及び出力端子を有し、前記ン、ｌ及び第２の差動増幅器
の各々の第１極性入力端子と各々の第２極性入力端をそ
れぞれ一対となし、少くともその一方は前記レベルシフ
ト回路を介して接続するとともに他方の対を前記入力端
子に接続すると共に、該入力端子の入力端子を前記電圧
比較回路に印加せしめ、該電圧比較器の出力にて前記第
１及び第２０差動増幅器の相異なる極性の−方を選択的
に切換えて前記出力端子に導出したことを特徴とする。
次に図面を参照して詳細に説明する。第１図は従来の差
動増幅器を含むＩＣの一例であり、１は集積回路装置、
２け差動増幅器、３は負入力端子で基準電圧入力として
用いられており、４１は正出力端子、４２け負出力端子
である。また差動増幅器２の正極性入力はＩＣＩ内の他
の回路（図示せず）へ接続されている。このような例は
負帰還増幅器や電圧比較器を含むＩＣ等に広く用いられ
ている。
動増幅器を含むＩＣの一例であり、１は集積回路装置、
２け差動増幅器、３は負入力端子で基準電圧入力として
用いられており、４１は正出力端子、４２け負出力端子
である。また差動増幅器２の正極性入力はＩＣＩ内の他
の回路（図示せず）へ接続されている。このような例は
負帰還増幅器や電圧比較器を含むＩＣ等に広く用いられ
ている。
第２図は本発明の実施例を示すブロック図である。第１
図と同じものには同一の符号を付しである。この増幅回
路は、従来の差動増幅器２のほかに差動増幅器６を有し
、前者を正極性出力用、後者を負極性出力用として用い
、電子スイッチ１０を介して出力端子４よシ所望の極性
の出力を得るものである。ここで、極性切換信号として
入力端子３の電圧を用いる。より具体的にのべると、た
とえば基準電圧源９の電圧を５ｖとすれば、端子３の電
圧が０〜５Ｖのとき、′電圧比較器８の出力により、電
子スイッチ１０は差動増幅器２の正極性出力を端子４へ
接続している。また端子３の電圧が５〜ＩＯＶのときは
電圧比較器８の出力が反転し、差動増幅器６の負極性出
力が電子スイッチ１０を介して端子４へ出力される。こ
のとき端子３は前述のとお９５〜１０Ｖの電圧がかかっ
ているため、それをレベルシフト回路７でもとの範囲（
０〜ｓＶ）に補正し差動増幅器６に印加している。この
ようにすれば端子３の電圧で選択的に極性を切換えるこ
とができ、かつ第１図の端子５に相当する端子を必要と
しないため、１．Ｃにおいて性能Ｍ曲格比を向上するこ
とができる。
図と同じものには同一の符号を付しである。この増幅回
路は、従来の差動増幅器２のほかに差動増幅器６を有し
、前者を正極性出力用、後者を負極性出力用として用い
、電子スイッチ１０を介して出力端子４よシ所望の極性
の出力を得るものである。ここで、極性切換信号として
入力端子３の電圧を用いる。より具体的にのべると、た
とえば基準電圧源９の電圧を５ｖとすれば、端子３の電
圧が０〜５Ｖのとき、′電圧比較器８の出力により、電
子スイッチ１０は差動増幅器２の正極性出力を端子４へ
接続している。また端子３の電圧が５〜ＩＯＶのときは
電圧比較器８の出力が反転し、差動増幅器６の負極性出
力が電子スイッチ１０を介して端子４へ出力される。こ
のとき端子３は前述のとお９５〜１０Ｖの電圧がかかっ
ているため、それをレベルシフト回路７でもとの範囲（
０〜ｓＶ）に補正し差動増幅器６に印加している。この
ようにすれば端子３の電圧で選択的に極性を切換えるこ
とができ、かつ第１図の端子５に相当する端子を必要と
しないため、１．Ｃにおいて性能Ｍ曲格比を向上するこ
とができる。
またレベルシフト回路７は必ずしも第２図の位置に入っ
ていなくてもよく、たとえば差動増幅器６の正極性入力
側に入れることもでき、この場合は差動増幅器６の正負
両極性入力とも差動増幅器２のそれよｐ５Ｖ高くなって
いる。これまでＩＣ内の他の回路より差動増幅器２，６
の正極性入力に印加される電圧をほぼＯ〜５ｖの範囲内
にあるものとして考えていたが、もし、そうでないなら
必要に応じてレベルシフトを行うとよい。
ていなくてもよく、たとえば差動増幅器６の正極性入力
側に入れることもでき、この場合は差動増幅器６の正負
両極性入力とも差動増幅器２のそれよｐ５Ｖ高くなって
いる。これまでＩＣ内の他の回路より差動増幅器２，６
の正極性入力に印加される電圧をほぼＯ〜５ｖの範囲内
にあるものとして考えていたが、もし、そうでないなら
必要に応じてレベルシフトを行うとよい。
第３図は第２図の実施例を具体的に示す回路図である。
Ｑ１〜Ｑ９けトランジスタを、Ｒ１−Ｒ６は抵抗を示す
。Ｑ６のペースにはＩＣ内の他の回路（図示せず）より
の信号（その変化範囲は２〜６ｖ以内とする。）が印加
され、Ｑ６と几５からなるエミッタホロアを介して、第
２図の差動増幅器２の正極性入力に相当するＱ５のペー
スと、第２図の差動増幅器６の正極性入力に相当するＱ
３のペースに印加されている。一方、端子３はエミッタ
ホロアを構成するＱｌを介して、第２図の差動増幅器２
の負極性入力に相当するＱ４のペースに接続されるとと
もに、ツェナーダイオードＺＤ（この場合５．３ｖであ
る）とＲ３からなるレベルシフト回路（第２図の７に相
当）を介して、第２図の差動増幅器６の負極性入力に相
当するＱ２のペースへ接続されており、さらに几１．Ｒ
２によって分圧され第２図の比較器８に相当するＱｌ（
これとＱ８で比較器を構成）のペースに接続されておシ
、その基準電圧（第２図の９に相当）はＶｒｅｆ（この
場合１．５ Ｖ ）としてＱ８のペースに与えられる。
。Ｑ６のペースにはＩＣ内の他の回路（図示せず）より
の信号（その変化範囲は２〜６ｖ以内とする。）が印加
され、Ｑ６と几５からなるエミッタホロアを介して、第
２図の差動増幅器２の正極性入力に相当するＱ５のペー
スと、第２図の差動増幅器６の正極性入力に相当するＱ
３のペースに印加されている。一方、端子３はエミッタ
ホロアを構成するＱｌを介して、第２図の差動増幅器２
の負極性入力に相当するＱ４のペースに接続されるとと
もに、ツェナーダイオードＺＤ（この場合５．３ｖであ
る）とＲ３からなるレベルシフト回路（第２図の７に相
当）を介して、第２図の差動増幅器６の負極性入力に相
当するＱ２のペースへ接続されており、さらに几１．Ｒ
２によって分圧され第２図の比較器８に相当するＱｌ（
これとＱ８で比較器を構成）のペースに接続されておシ
、その基準電圧（第２図の９に相当）はＶｒｅｆ（この
場合１．５ Ｖ ）としてＱ８のペースに与えられる。
なおＩは定電流源である。また端子３の電圧が６ｖのと
きにＱｌのペース電圧が１．５ｖになるように几１．Ｒ
２の比は決定されている。上記接続により端子３が６ｖ
以下のときはＱ８がＯＮし、Ｑ４．Ｑ５ からなる差
動増幅器が動作し、逆に６ｖ以上（７）ときＨＱ７がＯ
ＮＬ、Ｑ２．Ｑ３ からなる差動増幅器が動作するとい
う電子スイッチの機能をあわせて有している。第２図の
差動増幅器２の負極性出力に相当するＱ５のコレクタと
第２図の差動増幅器６の正極性出力に相当するＱ２のコ
レクタは負荷Ｒ４に接続され、さらにＱ９と几６からな
る反転増幅器で増幅され、端子４よ多出力が得られる。
きにＱｌのペース電圧が１．５ｖになるように几１．Ｒ
２の比は決定されている。上記接続により端子３が６ｖ
以下のときはＱ８がＯＮし、Ｑ４．Ｑ５ からなる差
動増幅器が動作し、逆に６ｖ以上（７）ときＨＱ７がＯ
ＮＬ、Ｑ２．Ｑ３ からなる差動増幅器が動作するとい
う電子スイッチの機能をあわせて有している。第２図の
差動増幅器２の負極性出力に相当するＱ５のコレクタと
第２図の差動増幅器６の正極性出力に相当するＱ２のコ
レクタは負荷Ｒ４に接続され、さらにＱ９と几６からな
る反転増幅器で増幅され、端子４よ多出力が得られる。
したがって端子３の電圧が２〜６ｖのとぎは正極性増幅
器として動作し、６ｖ以上のときは負極性増幅器として
動作する。
器として動作し、６ｖ以上のときは負極性増幅器として
動作する。
本発明は実施例に限ることなく、たとえばレベルシフト
を抵抗分割で行ってもよく、また他の形式のレベルシフ
ト回路を用いることもできる。電子スイッチとしては差
動増幅器のエミッタをプルアップしてＯＦ Ｆにする方
式や他の方式を用いることもできる。
を抵抗分割で行ってもよく、また他の形式のレベルシフ
ト回路を用いることもできる。電子スイッチとしては差
動増幅器のエミッタをプルアップしてＯＦ Ｆにする方
式や他の方式を用いることもできる。
本発明によれば性能／価格比を向上できる。
第１図は従来の差動増幅器を示すブロック図、第２図、
第３図は本発明の実施例を示すブロック図９回路図であ
る。 １・・・・・・ＩＣ１２・・・・・・差動増幅器、３・
・・・・・入力端子、４，５・・・・・・出力端子、６
・・・・・・差動増幅器、７・・・・・・レベルシフト
回路、８・・・・・・電圧比較器、９・・・・・・基準
電圧源、１０・・・・・・電子スイッチ、Ｑ１〜Ｑ９・
・・・・・トランジスタ、■１〜Ｒ６・・・・・・抵抗
、■・・・・・・定電流源、ｖｒｅｆ・・・・・・基準
電圧、ｚＤ・・・・・・ツェナーダイオード。
第３図は本発明の実施例を示すブロック図９回路図であ
る。 １・・・・・・ＩＣ１２・・・・・・差動増幅器、３・
・・・・・入力端子、４，５・・・・・・出力端子、６
・・・・・・差動増幅器、７・・・・・・レベルシフト
回路、８・・・・・・電圧比較器、９・・・・・・基準
電圧源、１０・・・・・・電子スイッチ、Ｑ１〜Ｑ９・
・・・・・トランジスタ、■１〜Ｒ６・・・・・・抵抗
、■・・・・・・定電流源、ｖｒｅｆ・・・・・・基準
電圧、ｚＤ・・・・・・ツェナーダイオード。
Claims (1)
- 第１及び第２の差動増幅器の各々の第１極性入力端子と
各々の第２極性入力端をそれぞれ一対となし、少くとも
その一方はレベルシフト回路を介して接続するとともに
他、方の対をｔｉ入力端子に記第１及び第２の差動増幅
器の相異なる極性の出力の一方を選択的に切換えて出力
端子に導出したことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20572682A JPS5995708A (ja) | 1982-11-24 | 1982-11-24 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20572682A JPS5995708A (ja) | 1982-11-24 | 1982-11-24 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995708A true JPS5995708A (ja) | 1984-06-01 |
Family
ID=16511656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20572682A Pending JPS5995708A (ja) | 1982-11-24 | 1982-11-24 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59215104A (ja) * | 1983-05-20 | 1984-12-05 | Matsushita Electric Ind Co Ltd | 低周波増幅器 |
-
1982
- 1982-11-24 JP JP20572682A patent/JPS5995708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59215104A (ja) * | 1983-05-20 | 1984-12-05 | Matsushita Electric Ind Co Ltd | 低周波増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| JPS5995708A (ja) | 増幅回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS6016117Y2 (ja) | アナログスイツチ回路 | |
| JP2676623B2 (ja) | ヒステリシス回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| SU1569945A1 (ru) | Усилитель посто нного тока | |
| JPH1188130A (ja) | 波形整形回路 | |
| JPS6199405A (ja) | Ｄｃオフセツト電圧補正回路 | |
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPS63131708A (ja) | クリツプ回路 | |
| JPS6218111B2 (ja) | ||
| JPS60189026A (ja) | 電圧切換回路 | |
| JPS58108822A (ja) | レベルシフト回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH05235709A (ja) | シュミット回路 | |
| JPS63296514A (ja) | ヒステリシスコンパレ−タ | |
| JPS6137631U (ja) | インタ−フエ−ス回路 | |
| JPS58119014A (ja) | 電源装置 | |
| JPH03267810A (ja) | 帰還増幅型クランプ回路 | |
| JPH0457480A (ja) | クランプ回路 | |
| JPH01200708A (ja) | 差動増幅装置 | |
| JPH01293710A (ja) | レベル可変回路 | |
| JPH0377415A (ja) | ゲイン切替回路 | |
| JPS619008A (ja) | 定電流回路 |