JPH02287743A - 不良メモリへの書込み判定方式 - Google Patents
不良メモリへの書込み判定方式Info
- Publication number
- JPH02287743A JPH02287743A JP1109660A JP10966089A JPH02287743A JP H02287743 A JPH02287743 A JP H02287743A JP 1109660 A JP1109660 A JP 1109660A JP 10966089 A JP10966089 A JP 10966089A JP H02287743 A JPH02287743 A JP H02287743A
- Authority
- JP
- Japan
- Prior art keywords
- uncorrectable error
- address information
- detected
- processor
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は不良メモリへの書込み判定方式に関し、特に訂
正不能エラーを検出したときのアドレス情報を記憶して
おき、書込み命令を受けたときのアドレスと比較するこ
とによって不良（訂正不能エラーを生じた）メモリへの
書込みを判定し、プロセッサへ伝える不良メモリへの書
込み判定方式に関する。
正不能エラーを検出したときのアドレス情報を記憶して
おき、書込み命令を受けたときのアドレスと比較するこ
とによって不良（訂正不能エラーを生じた）メモリへの
書込みを判定し、プロセッサへ伝える不良メモリへの書
込み判定方式に関する。
（従来の技術）
従来この種の不良メモリへの書込み判定方式は、記憶装
置が訂正不能エラーを検出するとプロセッサに報告し、
プロセッサは訂正不能エラーの報告を受けると記憶装置
より詳細情報を読出すなどしてソフトウェアにより判定
し、以後不良（訂正不能エラーを検出した）メモリへの
書込みや読出しを禁止していた。
置が訂正不能エラーを検出するとプロセッサに報告し、
プロセッサは訂正不能エラーの報告を受けると記憶装置
より詳細情報を読出すなどしてソフトウェアにより判定
し、以後不良（訂正不能エラーを検出した）メモリへの
書込みや読出しを禁止していた。
（発明が解決しようとする課題）
上述した従来の不良メモリへの書込み判定方式は、上述
のように、記憶装置が訂正不能エラーを検出するとプロ
セッサに報告し、プロセッサは訂正不能エラーの報告を
受（つると記憶装置より詳細情報を読み出すなどしてソ
フトウェアにより判定し以後不良メモリへの書込みを禁
止しているので、記憶装置やプロセッサの故障、ソフト
ウェアのバグにより訂正不能エラーを検出したことが判
定できない場合、不良（訂正不能エラーを生じる）メモ
リに対して書込みや読み込みを行っても認識できないと
いう欠点がある。本発明の目的は、上記従来技術の問題
点に鑑みて記憶装置やプロセッサの故障、ソフトウェア
のバグにより訂正不能エラーを検出したことが判定でき
ない場合でも、訂正不能エラーを生じたメモリを判定す
ることのできる判定方式を提供することにある。
のように、記憶装置が訂正不能エラーを検出するとプロ
セッサに報告し、プロセッサは訂正不能エラーの報告を
受（つると記憶装置より詳細情報を読み出すなどしてソ
フトウェアにより判定し以後不良メモリへの書込みを禁
止しているので、記憶装置やプロセッサの故障、ソフト
ウェアのバグにより訂正不能エラーを検出したことが判
定できない場合、不良（訂正不能エラーを生じる）メモ
リに対して書込みや読み込みを行っても認識できないと
いう欠点がある。本発明の目的は、上記従来技術の問題
点に鑑みて記憶装置やプロセッサの故障、ソフトウェア
のバグにより訂正不能エラーを検出したことが判定でき
ない場合でも、訂正不能エラーを生じたメモリを判定す
ることのできる判定方式を提供することにある。
（課題を解決するための手段）
本発明は、上記の目的を達成するために次の手段構成を
有する。即ち、本発明の不良メモリへの書込み判定方式
は、訂正不能エラー検出機能を備えた記憶装置において
； 訂正不能エラーを検出すると訂正不能エラーを検出
したことを記憶する記憶手段と； そのときのアドレス
情報を記憶する記憶手段と； プロセッサからの書込み
命令を認識する認識手段と； 前記認識手段が書込み命
令を認識しかつ前記記憶手段が訂正不能エラーを検出し
たことを記憶しているときに限り、書込み命令のアドレ
ス情報と前記記憶手段のアドレス情報を比較する比較手
段と； 前記比較手段の結果をプロセッサへ伝達する伝
達手段と； を備えることを特徴とする不良（訂正不能
エラーを生じた）メモリへの書込み判定方式である。
有する。即ち、本発明の不良メモリへの書込み判定方式
は、訂正不能エラー検出機能を備えた記憶装置において
； 訂正不能エラーを検出すると訂正不能エラーを検出
したことを記憶する記憶手段と； そのときのアドレス
情報を記憶する記憶手段と； プロセッサからの書込み
命令を認識する認識手段と； 前記認識手段が書込み命
令を認識しかつ前記記憶手段が訂正不能エラーを検出し
たことを記憶しているときに限り、書込み命令のアドレ
ス情報と前記記憶手段のアドレス情報を比較する比較手
段と； 前記比較手段の結果をプロセッサへ伝達する伝
達手段と； を備えることを特徴とする不良（訂正不能
エラーを生じた）メモリへの書込み判定方式である。
（実 施 例）
次に、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例の構成を示すブロック図で
ある。メモリからの読出しデータに訂正不能エラーがあ
ること即ち不良メモリがあることを検出できるＥＣＣ回
路１は、訂正不能エラーを検出すると訂正不能エラーを
検出したことを信号線１１へ出力する。エラー記憶レジ
スタ２は信号線１１より訂正不能エラーを検出した報告
を受けると、訂正不能エラーを受けたことを記憶すると
ともに内容を信号線１２へ出力する。エラーアドレスレ
ジスタ３は信号線１１より訂正不能エラーを検出した報
告を受けると、プロセッサからの命令のアドレス情報を
伝える信号線１５よりそのときのアドレス情報を取込み
、訂正不能エラーを検出した命令のアドレス情報を記憶
するとともに、内容を信号線１３へ出力する。書込み命
令認識回路６は、プロセッサの命令を伝える信号線１６
より命令を取込み、書込み命令であるがどうか調べ結果
を信号線１７へ出力する。比較回路４は信号線１７より
書込み命令を認識したことの報告を受け、かつ、信号線
１２よりエラー記憶レジスタ２が訂正不能エラーを記憶
しているときに限り、信号線１５からのアドレス情報と
信号線１３からの訂正不能エラーを検出した命令のアド
レス情報とを比較し、結果が一致しているときは信号線
１４を通してプロセッサ５へ伝える。
。第１図は本発明の一実施例の構成を示すブロック図で
ある。メモリからの読出しデータに訂正不能エラーがあ
ること即ち不良メモリがあることを検出できるＥＣＣ回
路１は、訂正不能エラーを検出すると訂正不能エラーを
検出したことを信号線１１へ出力する。エラー記憶レジ
スタ２は信号線１１より訂正不能エラーを検出した報告
を受けると、訂正不能エラーを受けたことを記憶すると
ともに内容を信号線１２へ出力する。エラーアドレスレ
ジスタ３は信号線１１より訂正不能エラーを検出した報
告を受けると、プロセッサからの命令のアドレス情報を
伝える信号線１５よりそのときのアドレス情報を取込み
、訂正不能エラーを検出した命令のアドレス情報を記憶
するとともに、内容を信号線１３へ出力する。書込み命
令認識回路６は、プロセッサの命令を伝える信号線１６
より命令を取込み、書込み命令であるがどうか調べ結果
を信号線１７へ出力する。比較回路４は信号線１７より
書込み命令を認識したことの報告を受け、かつ、信号線
１２よりエラー記憶レジスタ２が訂正不能エラーを記憶
しているときに限り、信号線１５からのアドレス情報と
信号線１３からの訂正不能エラーを検出した命令のアド
レス情報とを比較し、結果が一致しているときは信号線
１４を通してプロセッサ５へ伝える。
（発明の効果）
以上説明したように本発明は、記憶装置が訂正不能エラ
ーを検出するとそのときのアドレス情報と訂正不能エラ
ーを検出したことを記憶する記憶手段及びプロセッサか
らの書込み命令を認識する認識手段と認識手段が書込み
命令を認識しがっ記憶手段が訂正不能エラーを検出した
ことを記憶しているときに限り、書込み命令のアドレス
情報と記憶手段のアドレス情報を比較する比較手段と比
較手段の結果をプロセッサへ伝達する伝達手段とを備え
ることにより、記憶装置やプロセッサの故障、ソフトウ
ェアのバグにより訂正不能エラーを検出したことが判定
できない場合においても、訂正不能エラーを生じたメモ
リに対して書込みを行ったときにそのことが判定される
ので不良（訂正不能エラーを生じる）メモリを使い続け
ることが無く、装置の信頼性が向上するという効果があ
る。
ーを検出するとそのときのアドレス情報と訂正不能エラ
ーを検出したことを記憶する記憶手段及びプロセッサか
らの書込み命令を認識する認識手段と認識手段が書込み
命令を認識しがっ記憶手段が訂正不能エラーを検出した
ことを記憶しているときに限り、書込み命令のアドレス
情報と記憶手段のアドレス情報を比較する比較手段と比
較手段の結果をプロセッサへ伝達する伝達手段とを備え
ることにより、記憶装置やプロセッサの故障、ソフトウ
ェアのバグにより訂正不能エラーを検出したことが判定
できない場合においても、訂正不能エラーを生じたメモ
リに対して書込みを行ったときにそのことが判定される
ので不良（訂正不能エラーを生じる）メモリを使い続け
ることが無く、装置の信頼性が向上するという効果があ
る。
また初期診断により全てのメモリの確認を行っておけば
、プロセッサが誤って不良メモリに対して書込みを行っ
た場合、記憶装置が判定しプロセッサに伝えるので、プ
ロセッサは別のメモリに再書込みができ、書込みデータ
を失わないという効果がある。
、プロセッサが誤って不良メモリに対して書込みを行っ
た場合、記憶装置が判定しプロセッサに伝えるので、プ
ロセッサは別のメモリに再書込みができ、書込みデータ
を失わないという効果がある。
第１図は本発明の一実施例である記憶装置のブロック図
である。 １・・・・・・ＥＣＣ回路、 ２・・・・・・エラー記
憶レジス夕、 ３・・・・・・エラーアドレスレジスフ
、４・・・・・・比較回路、 ５・・・・プロセッサ、
６・・・・・・書込み命令認識回路、 １１〜１号線
。
である。 １・・・・・・ＥＣＣ回路、 ２・・・・・・エラー記
憶レジス夕、 ３・・・・・・エラーアドレスレジスフ
、４・・・・・・比較回路、 ５・・・・プロセッサ、
６・・・・・・書込み命令認識回路、 １１〜１号線
。
Claims (1)
- 訂正不能エラー検出機能を備えた記憶装置において；訂
正不能エラーを検出すると訂正不能エラーを検出したこ
とを記憶する記憶手段と；そのときのアドレス情報を記
憶する記憶手段と；プロセッサからの書込み命令を認識
する認識手段と；前記認識手段が書込み命令を認識しか
つ前記記憶手段が訂正不能エラーを検出したことを記憶
しているときに限り、書込み命令のアドレス情報と前記
記憶手段のアドレス情報を比較する比較手段と；前記比
較手段の結果をプロセッサへ伝達する伝達手段と；を備
えることを特徴とする不良メモリへの書込み判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109660A JPH02287743A (ja) | 1989-04-28 | 1989-04-28 | 不良メモリへの書込み判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109660A JPH02287743A (ja) | 1989-04-28 | 1989-04-28 | 不良メモリへの書込み判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287743A true JPH02287743A (ja) | 1990-11-27 |
Family
ID=14515926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109660A Pending JPH02287743A (ja) | 1989-04-28 | 1989-04-28 | 不良メモリへの書込み判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090282305A1 (en) * | 2008-05-09 | 2009-11-12 | A-Data Technology Co., Ltd. | Storage system with data recovery function and method thereof |
-
1989
- 1989-04-28 JP JP1109660A patent/JPH02287743A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090282305A1 (en) * | 2008-05-09 | 2009-11-12 | A-Data Technology Co., Ltd. | Storage system with data recovery function and method thereof |
| US8418030B2 (en) * | 2008-05-09 | 2013-04-09 | A-Data Technology Co., Ltd. | Storage system with data recovery function and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02287743A (ja) | 不良メモリへの書込み判定方式 | |
| JPS6155759A (ja) | インタフエ−ス制御装置 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPH07152497A (ja) | ディスク制御装置 | |
| JPS61166654A (ja) | メモリパトロ−ル診断方式 | |
| JP2003256232A (ja) | メモリインタフェースバスの障害検出装置及び方法 | |
| JPS6320643A (ja) | 誤り検出回路 | |
| JP2002182991A (ja) | 電子ディスク装置とそのアドレス線故障検出方法 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH04245557A (ja) | キャッシュメモリ制御方法 | |
| JPH04364552A (ja) | パリティ監視回路付きメモリ回路 | |
| JPH05189997A (ja) | メモリ障害検出機構 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JPS62212750A (ja) | メモリチエツク方式 | |
| JPH03152643A (ja) | ダブルビットエラー制御回路 | |
| JPH0192857A (ja) | 記憶装置 | |
| JPS5953949A (ja) | パトロ−ル方式 | |
| JPH06195226A (ja) | プログラムロード方式 | |
| JPS62182952A (ja) | 磁気デイスク制御装置 | |
| JPS61224052A (ja) | デ−タ保証方式 | |
| JPH0377546B2 (ja) | ||
| JPH0481953A (ja) | メモリ装置 |