JPH0228834A - レジスタ書込み回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、Ｉ／Ｏ空間上にインデックスポートとデータ
ポートとを持ち、インデックス値により複数のレジスタ
から任意のレジスタを選択して同レジスタにデータをラ
イトする機能を備えたレジスタ書込み回路に係るもので
、特に上記レジスタへのＩｌｏに要する時間の短縮を図
ったレジスタ書込み回路に関する。

（従来の技術） 従来、複数個のレジスタを内部にもつマイクロコンピュ
ータ構成素子等のＬＳＩに於いては、上記各レジスタに
インデックス番号を付し、一つのＩ／Ｏ空間中に複数の
レジスタを存在させている。

このレジスタにデータをライトするには、先ずインデッ
クスレジスタにインデックスをライトし、インデックス
を設定して後、そのインデックスに示されたレジスタに
データをライトする。

（発明が解決しようとする課題） 従って、従来では、インデックスのライトとインデック
スのライトと、データのライトのそれぞれにバスサイク
ルを必要とし、２バスサイクルに亙ってＩ／Ｏライトを
行なっていた。

このため、一つのパラメータをレジスタに設定する度毎
に、２回のＩ／Ｏライトで２バスサイクルの時間を要し
ていた。

本発明は上記実情に鑑みなされたもので、レジスタへの
パラメータ設定に必要であった２バスサイクルの動作を
１バスサイクルで行なうことができるようにして、Ｉ／
Ｏライトに要する時間の短縮を図ったレジスタ書込み回
路を提供することを目的とする。

し発明の構成コ （課題を解決するための手段及び作用）本発明は、Ｉ／
Ｏライトを１バスサイクル内で行なうために、インデッ
クスレジスタへのインデックスのライトと、データをラ
イトするレジスタを選択する選択回路へインデックスを
与える動作とを同時並行して実行する回路を設ける。

即ち、インデックス値により複数のレジスタから任意の
レジスタを選択して同レジスタにデータをライトする機
能を備えたレジスタ書込み回路に於いて、第１図に示す
ように、インデックス値とデータが同時に転送されるデ
ータバスｌＯと、同バス／Ｏ上のインデックス値をもと
に複数のレジスタ６から一つのレジスタを選択するレジ
スタ選択回路５と、同選択回路５で選択されたレジスタ
に上記バス／Ｏ上のデータをライトする回路７とを備え
て、インデックス値に従うレジスタ指定と同指定レジス
タへのデータライトを１バスサイクルで実行できるよう
にしたものである。

又、従来通りの２バスサイクルでのＩ／’Ｏライトを可
能にするため、２バスザイクルでＩ／Ｏライトを行なう
バイトライトと、１バスサイクルでＩ／Ｏライトを終了
させるワードライトとの切替えを行なう回路を設ける。

即ち、インデックス値により複数のレジスタから任意の
レジスタを選択して同レジスタにデータをライトする機
能を備えたレジスタ書込み回路に於いて、第１９図に示
すように、インデックス値とデータが同時に転送される
データバスＩＯと、同バス／Ｏ上のインデックス値を貯
える複数のインデックスレジスターと、同インデックス
レジスターの一つを選択する第１のインデックスセレク
タ３と、同セレクタ３で選択されたインデックスレジス
タのインデックス値又は上記バス／Ｏ上のインデックス
値を選択する第２のインデックスセレクタ４と、同セレ
クタ４で選択されたインデックス値をもとに上記複数の
レジスタ６から一つのレジスタを選択するレジスタ選択
回路５と、同回路５で選択されたレジスタに上記バス／
Ｏ上のデータをライトする回路７とを備えて、インデッ
クス値に従うレジスタ指定と同指定レジスタへのデータ
ライトを１パスザイクル、又は２バスサイクルで選択的
に実行できるようにしたものである。

これにより、Ｉ／Ｏライトを１バスサイクルで終了させ
ることができ、Ｉ／Ｏライト時間を大幅に短縮して処理
速度を向上できる。また、従来通りの２バスサイクルで
のＩ／Ｏライトが可能であることから、既存システムと
の互換性を保つことができる。

（実施例） 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に於いて、１はデータバス／Ｏを介して入力され
たインデックス値（以下インデックスと称す）を保持す
る複数個（ｎ個）のインデックスレジスタ（ＩＲＩ〜Ｉ
Ｒｎ）である。２はアドレスノくス２０上のアドレス値
をデコードするアドレスデコーダである。３はアドレス
デコーダ２のデコード出力に従い、インデックスレジス
タ（ＩＲ１〜ＩＲｎ）■の一つを選択するセレクタ（第
１のインテ・ソクス選択回路）である。４はデータバス
／Ｏ上のインデックス、又はセレクタ３て選択されたイ
ンテ・ソクスのいずれかを選択するセレクタ（第２のイ
ンデックス選択回路）である。５はアドレスデコーダ２
のデコード出力とセレクタ４で選択されたインデックス
とを受けてレジスタ６の一つを選択するレジスタ選択回
路である。６はデータバス／Ｏ上のデータを貯える複数
個（ｎ個）のレジスタである。７はレジスタ選択回路５
で選択されたレジスタ６の書込み制御を行なう書込み制
御ゲートである。

ここで第１図を参照して本発明の一実施例による動作を
説明する。

データバス／Ｏ上のインデックスはインデックスレジス
タ（ＩＲ１−ＩＲｎ）　１の−ッ（ｌＲｉ）に保持され
るとともに、セレクタ４に供給される。

この際、レジスタ６への書込みがワードライトモードで
あるときは、データバス／Ｏ上のインデックスがセレク
タ４により選択されて、同インデックスに従いレジスタ
６の一つ（レジスタｉ）が選択され、その選択されたレ
ジスタ（ｉ）６にデータバス／Ｏ上のデータがライトさ
れて、１バスサイクル内でＩ／Ｏライトを終了する。

即ち、この際は、アドレスデコーダ２のデコード出力に
従いセレクタ４がデータバス／Ｏ上のインデックスを選
択し、同インデックスに従いレジメタ選択回路５がレジ
スタ６の一つ（レジスタｉ）を選択する。これにより、
選択されたレジスタ（ｉ）６に、ライトストローブ信号
に同期をとりてデータバス／Ｏ上のデータがライトされ
る。

このようにしてワードライトの場合は１バスサイクル内
でＩ／Ｏライトを終了させる。

又、バイトライトのときは、先ず最初のバスサイクルで
データバス上のインデックスを一旦、インデックスレジ
スタ（ＩＲ１〜ＩＲｎ）　ｌの一つ（ｌＲｉ）に保持し
、次のバスサイクルでデータバス／Ｏ上のデータをライ
トして、２バスサイクル内でＩ／Ｏライトを終了する。

即ち、この際は、先ず、アドレスデコーダ２のデコード
出力に従い、セレクタ４かセレクタ３で選択されたイン
デックスを選択しており、従ってデータバス／Ｏ上のイ
ンデックスはレジスタ選択回路５に供給されず、セレク
タ３で選択されたインデックスレジスタ（ＩＲＤ　１の
インデックスがしジスタ選択回路５により選択されてい
る。次のバスサイクルにて、データバス／Ｏ上にライト
データが送出され、同データが上記レジスタ選択回路５
で選択されたレジスタ（ｉ）６にライトされる。

このようにして、従来と同様の２バスサイクルでのＩ／
Ｏライトを行なうことができる。

［発明の効果］ 以上詳記したように本発明によれば、Ｉ／Ｏ／Ｏ上にイ
ンデックスポートとデータポートとを持ち、インデック
ス値により複数のレジスタから任意のレジスタを選択し
て同レジスタにデータをライトする機能を備えたレジス
タ書込み回路に於いて、インデックス値とデータが同時
に転送されるデータバスと、同バス上のインデックス値
をもとに上記複数のレジスタから一つのレジスタを選択
する選択回路と、同回路で選択されたレジスタに上記バ
ス上のデータをライトする回路とを有して、インデック
ス値に従うレジスタ指定と同指定レジスタへのデータラ
イトを１バスサイクルで実行する構成としたことにより
、レジスタへのパラメータ設定に必要であった２バスサ
イクルの動作を１バスサイクルで行なうことができ、■
／Ｏライトに要する時間を短縮できる。

又、本発明によれば、Ｉ／Ｏ空間上にインデックスポー
トとデータポートとを持ち、インデックス値により複数
のレジスタから任意のレジスタを選択して同レジスタに
データをライトする機能を備えたレジスタ書込み回路に
於いて、インデックス値とデータが同時に転送されるデ
ータバスと、同バス上のインデックス値を貯える複数の
インデックスレジスタと、同インデックスレジスタの一
つを選択する第１のインデックス選択回路と、同回路で
選択されたインデックスレジスタのインデックス値又は
上記バス上のインデックス値を選択する第２のインデッ
クス選択回路と、同回路で選択されたインデックス値を
もとに上記複数のレジスタから一つのレジスタを選択す
るレジスタ選択回路と、同回路で選択されたレジスタに
上記バス上のデータをライトする回路とを有し、インデ
ックス値に従うレジスタ指定と同指定レジスタへのデー
タライトを１バスサイクル、又は２バスサイクルで選択
的に実行することができる構成としたことにより、Ｉ／
Ｏライトを１バスサイクルで終了させて、Ｉ／Ｏライト
時間を大幅に短縮でき、又、従来通りの２バスサイクル
でのＩ／Ｏライトが可能であることから既存システムと
の互換性を保つことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １・・・インデックスレジスタ（ＩＲＩ〜ＩＲｎ）、２
・・・アドレスデコーダ、３・・・セレクタ（第１のイ
ンデックス選択回路）、４・・・セレクタ（第２のイン
デックス選択回路）、５・・・レジスタ選択回路、６・
・・レジスタ（レジスタ１〜レジスタｎ）７・・・書込
み制御ゲート、／Ｏ・・・データバス、２０・・・アド
レスバス。 出願人代理人　　弁理士　鈴江武彦

Claims (2)

【特許請求の範囲】
1. （１）、Ｉ／Ｏ空間上にインデックスポートとデータポ
   ートとを持ち、インデックス値により複数のレジスタか
   ら任意のレジスタを選択して同レジスタにデータをライ
   トする機能を備えたレジスタ書込み回路に於いて、イン
   デックス値とデータが同時に転送されるデータバスと、
   同バス上のインデックス値をもとに上記複数のレジスタ
   から一つのレジスタを選択する選択回路と、同回路で選
   択されたレジスタに上記バス上のデータをライトする回
   路とを具備し、インデックス値に従うレジスタ指定と同
   指定レジスタへのデータライトを１バスサイクルで実行
   することを特徴としたレジスタ書込み回路。
2. （２）、Ｉ／Ｏ空間上にインデックスポートとデータポ
   ートとを持ち、インデックス値により複数のレジスタか
   ら任意のレジスタを選択して同レジスタにデータをライ
   トする機能を備えたレジスタ書込み回路に於いて、イン
   デックス値とデータが同時に転送されるデータバスと、
   同バス上のインデックス値を貯える複数のインデックス
   レジスタと、同インデックスレジスタの一つを選択する
   第１のインデックス選択回路と、同回路で選択されたイ
   ンデックスレジスタのインデックス値又は上記バス上の
   インデックス値を選択する第２のインデックス選択回路
   と、同回路で選択されたインデックス値をもとに上記複
   数のレジスタから一つのレジスタを選択するレジスタ選
   択回路と、同回路で選択されたレジスタに上記バス上の
   データをライトする回路とを具備し、インデックス値に
   従うレジスタ指定と同指定レジスタへのデータライトを
   １バスサイクル、又は２バスサイクルで選択的に実行す
   ることを特徴としたレジスタ書込み回路。