JPH02288367A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02288367A JPH02288367A JP1109616A JP10961689A JPH02288367A JP H02288367 A JPH02288367 A JP H02288367A JP 1109616 A JP1109616 A JP 1109616A JP 10961689 A JP10961689 A JP 10961689A JP H02288367 A JPH02288367 A JP H02288367A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- ferroelectric film
- ferroelectric
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910003781 PbTiO3 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 244000025254 Cannabis sativa Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に強誘電体膜を用い電気的に書
き換え可能な不揮発性メモリの構造に関するものである
。
き換え可能な不揮発性メモリの構造に関するものである
。
従来の半導体不揮発性メモリとしては、ＭＩＳ型トラジ
スタが一般に使用されＥＦＲＯＭ（紫外線消去型不揮発
性メモリ）ＥＥＰＲＯＭ （電気的書き換え可能型不揮
発性メモリ）などとして実用化されているものの、これ
らは書き換え電圧が約２０Ｖ前後と高いことや書き換え
時間が長いことが問題とされている。従って最近は、電
気的に分極が反転可能な強誘電体膜を用いて、書き込み
時間と読み出し時間が原理的にほぼ同じで、電源をきっ
ても分極が保持される不揮発性メモリが提案されている
。この様な強誘電体膜を用いた不揮発性メモリについて
は、例えば米国特許４１４９３０２の様に、シリコン基
板上に強誘電体膜からなるキャパシタを集積した構造や
、米国特許３８３２７００の様にＭＩＳ型トランジスタ
のゲート部分に強誘電体膜を配置したもの、あるいはＩ
ＥＤＭ；８７ｐｐ、８５０−８５１の様に強誘電体膜を
ＭＯ３型半導体装置に積層した構造の不揮発性メモリな
どあるが、いずれに於いても集積化、製造工数の面で満
足の行くものが得られていない。
スタが一般に使用されＥＦＲＯＭ（紫外線消去型不揮発
性メモリ）ＥＥＰＲＯＭ （電気的書き換え可能型不揮
発性メモリ）などとして実用化されているものの、これ
らは書き換え電圧が約２０Ｖ前後と高いことや書き換え
時間が長いことが問題とされている。従って最近は、電
気的に分極が反転可能な強誘電体膜を用いて、書き込み
時間と読み出し時間が原理的にほぼ同じで、電源をきっ
ても分極が保持される不揮発性メモリが提案されている
。この様な強誘電体膜を用いた不揮発性メモリについて
は、例えば米国特許４１４９３０２の様に、シリコン基
板上に強誘電体膜からなるキャパシタを集積した構造や
、米国特許３８３２７００の様にＭＩＳ型トランジスタ
のゲート部分に強誘電体膜を配置したもの、あるいはＩ
ＥＤＭ；８７ｐｐ、８５０−８５１の様に強誘電体膜を
ＭＯ３型半導体装置に積層した構造の不揮発性メモリな
どあるが、いずれに於いても集積化、製造工数の面で満
足の行くものが得られていない。
そこで最近は製造工数の簡素化のため、第２図の様に、
例えばＮチャ２ＭＯ３型トランジスタが形成されたシリ
コン基板１１上の層間絶縁膜１７、ゲート膜１３にコン
タクトホールを開孔し、Ａ１合金下部電極１８、強誘電
体膜１９、更にＡ１合金上部電極２０並びに保護膜２１
あるいは層間膜となるシリコン酸化膜やシリコン窒化膜
の様な絶縁膜が形成された構造も提案されてる。ここで
１２はフィールド酸化膜、１５．１６はソース、ドレイ
ン等の不純物層で、１４は多結晶シリコン等を用いたゲ
ート電極である。
例えばＮチャ２ＭＯ３型トランジスタが形成されたシリ
コン基板１１上の層間絶縁膜１７、ゲート膜１３にコン
タクトホールを開孔し、Ａ１合金下部電極１８、強誘電
体膜１９、更にＡ１合金上部電極２０並びに保護膜２１
あるいは層間膜となるシリコン酸化膜やシリコン窒化膜
の様な絶縁膜が形成された構造も提案されてる。ここで
１２はフィールド酸化膜、１５．１６はソース、ドレイ
ン等の不純物層で、１４は多結晶シリコン等を用いたゲ
ート電極である。
しかしながら従来技術では、強誘電体膜１９はＰｂＴｉ
Ｏ３やＰＺＴ （ＰｂＴｉ０３／ＰｂＺｒ０３） 、Ｐ
ＬＺＴ （Ｌａ／ＰｂＴｉＯ３／ＰｂＺｒ０３）等が用
いられているが、多くはスパッタリングにより形成され
その結晶性に関わる特性改善のため５００℃以上の熱処
理を必要とするが、４５０℃以上になると不純物層に下
部電極１８のＡＩスパイクが起こり接合不良や歩留まり
、信頼性の問題が多くなり、処理温度が制限され電気特
性が良くない。
Ｏ３やＰＺＴ （ＰｂＴｉ０３／ＰｂＺｒ０３） 、Ｐ
ＬＺＴ （Ｌａ／ＰｂＴｉＯ３／ＰｂＺｒ０３）等が用
いられているが、多くはスパッタリングにより形成され
その結晶性に関わる特性改善のため５００℃以上の熱処
理を必要とするが、４５０℃以上になると不純物層に下
部電極１８のＡＩスパイクが起こり接合不良や歩留まり
、信頼性の問題が多くなり、処理温度が制限され電気特
性が良くない。
しかるに本発明は、かかる問題点を解決するもので、歩
留り、信頼性や電気特性の優れた、強誘電体膜を用いた
半導体装置、特に不揮発性メモリの供給、実用化を行な
うことを目的としたものである。
留り、信頼性や電気特性の優れた、強誘電体膜を用いた
半導体装置、特に不揮発性メモリの供給、実用化を行な
うことを目的としたものである。
本発明の半導体装置は、強誘電体膜が能動素子の形成さ
れた同一半導体基板上に集積された半導体装置に於いて
、前記強誘電体膜を挟む少なくとも下部電極が、高融点
金属、あるいはその化合物薄膜を一層以上含んでいるこ
とを特徴とする。
れた同一半導体基板上に集積された半導体装置に於いて
、前記強誘電体膜を挟む少なくとも下部電極が、高融点
金属、あるいはその化合物薄膜を一層以上含んでいるこ
とを特徴とする。
本発明の半導体装置及びその製造方法の一実施例を、第
１図に基づいて詳細に説明する。シリコンゲートのＮＭ
ＯＳ−ＩＣに適用した場合に於いて、例えばＰ型シリコ
ン基板１１上に選択酸化によってフィールド酸化膜１２
を成長した後、２０ＯＡのシリコン酸化でなるゲート膜
１３と例えばリンドープした多結晶シリコンでなるゲー
ト電極１４を形成し、これらと自己整合的にソース、ド
レイン等のＮ型不純物層１５．１６形成のためリンを８
Ｘ１０”でイオン注入しである。これに層間絶縁膜１７
として気相成長酸化や平坦化のための塗布ガラスをコー
トし、その後フォトレジスト３０をマスクにコンタクト
ホールを開孔しである（第１図（ａ））。次に、フォト
レジスト３０を除去してからＴｉ膜３１を約３０００Ａ
、ＴｉＮ膜３２を約１０００Ａの厚みでスパッタリング
してから、Ｃ１２ガスを含むドライエツチャーでパター
ニングした下部電極を形成しである。ここでＴｉＮ膜は
、Ｔｉフォトリソ時のハレーション防止用になっている
。次いで強誘電体膜１９としてＰｂＴｉＯ３を約５００
０Ａスパツタリングしてから、約６００℃で３０分程度
熱処理し結晶性改善と共に、コンタクト部はＴｉシリサ
イド３３となり、コンタクト抵抗が５Ωｃｍ程度と従来
に比べ１桁はど下げることが出来た。その後、ＣＦ４、
ＳＦ６と０２ガス等を用い前記強誘電体膜１９を所定形
状にドライエツチングしである（第１図−ｂ）。続いて
Ａ１合金を約０．７μｍの厚みでスパッタリングし、こ
れを従来のフォトエツチング工程でパターニングして上
部電極２０とし、更に所定工程を経た後気相成長による
シリコン窒化膜を保護膜２１としである。このようにし
てなる半導体装置は、従来に比べ強誘電体膜を高温で熱
処理出来ることから情報の書き換え回数が１０６回以上
と従来に比べ１〜２桁、又保持時間も３倍程度改善され
、電気特性、歩留り及び信頼性の向上が図れた。又、下
地不純物層の接合深さも浅く出来る為、ＭＯＳ）ランジ
スタの微細化、集積化を行なうことが出来た。強誘電体
膜１９は、ＰｂＴｉＯ３の他に、ＰＺＴ、ＰＬＺＴを用
いたものも実施し、同様な効果が得られた。尚、下部電
極としてＴｉとキャップメタルとしてＴｉＮ構造を用い
たが、更にＡ１合金を重ねても良く、又これらの他にＷ
、Ｍｏ５Ｔａやｐｔのような高融点金属やシリサイドあ
るいはこれらの化合物の単層、積層構造でも応用可能で
あり、上電極に適用しても良い。−古本発明は、強誘電
体膜のメモリ構造がＭＯ３ＩＣを含むシリコン基板上に
形成された場合について説明したが、ＣＭＯ３，バイポ
ーラあるいはこれらの複合素子のＩＣ構造、又基板はＧ
ａＡｓなどの化合物半導体を用いても良い。
１図に基づいて詳細に説明する。シリコンゲートのＮＭ
ＯＳ−ＩＣに適用した場合に於いて、例えばＰ型シリコ
ン基板１１上に選択酸化によってフィールド酸化膜１２
を成長した後、２０ＯＡのシリコン酸化でなるゲート膜
１３と例えばリンドープした多結晶シリコンでなるゲー
ト電極１４を形成し、これらと自己整合的にソース、ド
レイン等のＮ型不純物層１５．１６形成のためリンを８
Ｘ１０”でイオン注入しである。これに層間絶縁膜１７
として気相成長酸化や平坦化のための塗布ガラスをコー
トし、その後フォトレジスト３０をマスクにコンタクト
ホールを開孔しである（第１図（ａ））。次に、フォト
レジスト３０を除去してからＴｉ膜３１を約３０００Ａ
、ＴｉＮ膜３２を約１０００Ａの厚みでスパッタリング
してから、Ｃ１２ガスを含むドライエツチャーでパター
ニングした下部電極を形成しである。ここでＴｉＮ膜は
、Ｔｉフォトリソ時のハレーション防止用になっている
。次いで強誘電体膜１９としてＰｂＴｉＯ３を約５００
０Ａスパツタリングしてから、約６００℃で３０分程度
熱処理し結晶性改善と共に、コンタクト部はＴｉシリサ
イド３３となり、コンタクト抵抗が５Ωｃｍ程度と従来
に比べ１桁はど下げることが出来た。その後、ＣＦ４、
ＳＦ６と０２ガス等を用い前記強誘電体膜１９を所定形
状にドライエツチングしである（第１図−ｂ）。続いて
Ａ１合金を約０．７μｍの厚みでスパッタリングし、こ
れを従来のフォトエツチング工程でパターニングして上
部電極２０とし、更に所定工程を経た後気相成長による
シリコン窒化膜を保護膜２１としである。このようにし
てなる半導体装置は、従来に比べ強誘電体膜を高温で熱
処理出来ることから情報の書き換え回数が１０６回以上
と従来に比べ１〜２桁、又保持時間も３倍程度改善され
、電気特性、歩留り及び信頼性の向上が図れた。又、下
地不純物層の接合深さも浅く出来る為、ＭＯＳ）ランジ
スタの微細化、集積化を行なうことが出来た。強誘電体
膜１９は、ＰｂＴｉＯ３の他に、ＰＺＴ、ＰＬＺＴを用
いたものも実施し、同様な効果が得られた。尚、下部電
極としてＴｉとキャップメタルとしてＴｉＮ構造を用い
たが、更にＡ１合金を重ねても良く、又これらの他にＷ
、Ｍｏ５Ｔａやｐｔのような高融点金属やシリサイドあ
るいはこれらの化合物の単層、積層構造でも応用可能で
あり、上電極に適用しても良い。−古本発明は、強誘電
体膜のメモリ構造がＭＯ３ＩＣを含むシリコン基板上に
形成された場合について説明したが、ＣＭＯ３，バイポ
ーラあるいはこれらの複合素子のＩＣ構造、又基板はＧ
ａＡｓなどの化合物半導体を用いても良い。
以上の様に本発明によれば、強誘電体膜の少なくとも下
部電極を高融点金属やその化合物で構成することにより
、電気特性、信頼性に優れ、集積化された半導体装置、
特に不揮発メモリの実用化と安定供給に寄与出来るもの
である。
部電極を高融点金属やその化合物で構成することにより
、電気特性、信頼性に優れ、集積化された半導体装置、
特に不揮発メモリの実用化と安定供給に寄与出来るもの
である。
第１図（ａ）〜（ｃ）は、本発明による半導体装置の実
施例を示す概略断面図である。 第２図は、従来の半導体装置に係わる概略断面図である
。 １２ ・ １３ ・ １５． １７ ・ １８ ・ １９ 壷 ２０ ・ ２１ 拳 ３０ ・ ３１ ・ ３２ φ ３３・ フィールド酸化膜 ゲート膜 ゲート電極 不純物層 層間絶縁膜 下部電極 強誘電体膜 上部電極 保護膜 フォトレジスト Ｔｉ膜 ＴｉＮ膜 Ｔｉシリサイド 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）１１・・・
・シリコン基板 茅１９
施例を示す概略断面図である。 第２図は、従来の半導体装置に係わる概略断面図である
。 １２ ・ １３ ・ １５． １７ ・ １８ ・ １９ 壷 ２０ ・ ２１ 拳 ３０ ・ ３１ ・ ３２ φ ３３・ フィールド酸化膜 ゲート膜 ゲート電極 不純物層 層間絶縁膜 下部電極 強誘電体膜 上部電極 保護膜 フォトレジスト Ｔｉ膜 ＴｉＮ膜 Ｔｉシリサイド 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）１１・・・
・シリコン基板 茅１９
Claims (2)
- （１）強誘電体膜が能動素子の形成された同一半導体基
板上に集積された半導体装置に於いて、前記強誘電体膜
を挟む少なくとも下部電極が、高融点金属、あるいはそ
の化合物薄膜を一層以上含んでいることを特徴とする半
導体装置。 - （２）半導体基板の不純物層表面の電極取り出し部が高
融点金属の硅化物層で覆われていることを特徴とする請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109616A JPH02288367A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109616A JPH02288367A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288367A true JPH02288367A (ja) | 1990-11-28 |
Family
ID=14514811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109616A Pending JPH02288367A (ja) | 1989-04-28 | 1989-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02288367A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992002050A1 (fr) * | 1990-07-24 | 1992-02-06 | Seiko Epson Corporation | Dispositif a semiconducteur contenant un materiau ferroelectrique |
| WO1992002049A1 (fr) * | 1990-07-24 | 1992-02-06 | Seiko Epson Corporation | Dispositif a semiconducteur |
| WO1992006498A1 (fr) * | 1990-09-28 | 1992-04-16 | Seiko Epson Corporation | Dispositif a semi-conducteurs |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| CN106783854A (zh) * | 2016-11-30 | 2017-05-31 | 北京有色金属研究总院 | 一种黑磷烯薄膜存储器及其制备方法 |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
-
1989
- 1989-04-28 JP JP1109616A patent/JPH02288367A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992002050A1 (fr) * | 1990-07-24 | 1992-02-06 | Seiko Epson Corporation | Dispositif a semiconducteur contenant un materiau ferroelectrique |
| WO1992002049A1 (fr) * | 1990-07-24 | 1992-02-06 | Seiko Epson Corporation | Dispositif a semiconducteur |
| WO1992006498A1 (fr) * | 1990-09-28 | 1992-04-16 | Seiko Epson Corporation | Dispositif a semi-conducteurs |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| CN106783854A (zh) * | 2016-11-30 | 2017-05-31 | 北京有色金属研究总院 | 一种黑磷烯薄膜存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000156B1 (ko) | 반도체 장치 | |
| US6150184A (en) | Method of fabricating partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| JPH04158570A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH0437170A (ja) | 半導体装置の製造方法 | |
| US6352898B2 (en) | Method of manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JPH02288367A (ja) | 半導体装置 | |
| JPH0485878A (ja) | 半導体装置 | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JPH02232973A (ja) | 半導体装置 | |
| JPH0590606A (ja) | 半導体装置 | |
| JPH02208978A (ja) | 半導体装置 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP3169406B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0319372A (ja) | 半導体装置 | |
| JPH0350728A (ja) | 半導体装置の製造方法 | |
| JP3111416B2 (ja) | 半導体装置 | |
| JPH1027856A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JP4316193B2 (ja) | 強誘電体キャパシタ及び強誘電体メモリ装置 | |
| JP4523115B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| US7528429B2 (en) | Ferroelectric capacitor and semiconductor device | |
| JP2572649B2 (ja) | 半導体装置の製造方法 | |
| JPH02288368A (ja) | 半導体装置の製造方法 | |
| JP3387850B2 (ja) | 半導体装置の製造方法 | |
| JP3120477B2 (ja) | 半導体装置 | |
| JPH0482266A (ja) | 半導体装置、及びその製造方法 |