JPH0350728A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は強誘電体膜を用いた半導体装置、特に電気的に
書き換え可能な不揮発性メモリの製造方法に関するもの
である。

［従来の技術］ 従来の半導体不揮発性メモリとしては、ＭＩＳ型トラン
ジスタが一般に使用されＥＰＲＯＭ（紫外線消去型不揮
発性メモり　）　＋　Ｅ　Ｆｉ　Ｐ　ＲＯＭ　（電気的
書き換え可能型不揮発性メモリ）などとして実用化され
ているものの、これらは書き換え電圧が約２０Ｖ前後と
高いことや書き換え時間が長いことなどが問題とされて
いる。従って最近は、電気的に分極が反転可能な強誘電
体膜を用いて、書き込み時間と読み出し時間が原理的に
ほぼ同じで、電蒜をきっても分極が保持される不揮発性
メモリが提案されている。この様な強誘電体膜を用いた
不揮発性メモリについては、例えば米国特許４１４９！
＋０２の槌に、シリコン基板上、に強誘雷休膜からなる
キャパシタを集債した構造や、米国特許３８３２７０Ｇ
の様にＭＩＳ型トランジスタのゲート部分に強誘電体膜
を配置したもの、あるいは工ＥＤＭ；８７ｐｐ、８５０
−８５１に強誘電体膜をＭＯ８型半導体装置に積層した
構造の不揮発性メモリが提案されている。更に最近は、
微細化に伴い例えば第３図の様に、ＭＯＳトランジスタ
等の半導体素子が形成されたシリコン基板１１上のフィ
ールド酸化）４ｉｚや第１の層間絶縁膜１７を介してコ
ンタクトホールを開孔し、上電極１８となるＰｏ１ｙ−
３ｉ等の導電膜を成長させ、次いで強誘電体膜１９とし
てＰｂＴｉＯ３，ＰＺＴ　（Ｐ　ｂ　Ｔ　ｉ　Ｏ３／　
Ｐ　ｂ　Ｚ　ｒ　Ｏ３）やＰＬＺＴ（Ｌ　ａ　／　Ｐ　
ｂ　Ｔ　ｉ　Ｏ３／　Ｐ　ｂ　Ｚ　ｒ　Ｏｓ　’　）等
を約４０００〜７０００Ｘスパツタリングした後熱処理
し結晶性の改善を行なってから、更に上部電極２０とな
るＰｏ１ｙ−３ｉ等を気相成長する。続いてプラズマ、
Ｒ工（反応性イオン）やＥＯＲ（電子サイクロトロン共
鳴）型のドライエツチャーでＣＦ４　３ＩＰ、とＡｒガ
ス等を用い、フォトレジストをマスクとして上下電極２
ｏ、１ｓと強誘電体膜１９を所定形状に同時エツチング
している。この時、１５はゲート絶縁膜、１４はＰ　ｏ
　ｌ　ｙ　−Ｓｌ等を用いたゲート電極で、１５．ｉ６
はソースドレイン等のＮ型不純物層である。続いてフォ
トレジストを剥離してから、第２の層間絶縁膜２１とし
てＳｉＨ４と０２やＮ２０を用いたシリコン酸化膜を気
相成長し、スルーホールが開孔後、Ａ１合金による金属
配線２２を施しである。

［発明が解決しようとする課題］ しかしながら従来技術では、強誘電体膜１９が微細化に
よりドライエツチング等でパターニングされている為、
エツチング側面が急峻になる上、第２の層間絶縁膜２１
０カスピングもある為、これにクロスする電極引き出し
用の金属配線２２のステップカバレージが悪（段切れ等
による歩留り、信頼性に問題があった。

しかるに本発明は、かかる問題点を解決するもので、半
導体装置、特に強誘電体膜を用いた不揮発性メモリの実
用化と安定供給を行なうことを目的としたものである。

［課題を解決するための手゛段コ 本発明の半導体装置の製造方法は、強誘電体膜が能動素
子の形成された同一半導体基板上に集積された半導体装
置に於いて、少な（とも、該強誘電体膜パターン周辺に
は、シリコン酸化膜をエッチバックしてなる側壁を形成
する工程、層間絶縁膜を積層する工程、スルーホールを
開孔し金属配線を施す工程を具備したことを特徴とする
。

［実施例コ 本発明の半導体装置製造方法の一実施例を、第１図に基
づいて詳細に説明する。例えばＰ型シリコン基板１１上
に選択酸化によってフィールド酸化膜１２を成長し一５
二後、２００人のシリコン酸化膜でなるゲート絶縁膜１
５と、例えばリンドープしたＰｏ１ｙ−３ｉでなるゲー
ト電極１４を形成し、これらと自己整合的にソース、ド
レイン等のＮ型不純物層１５．１６形成のためリンを８
×１０１５でイオン注入しである。これに第１の層間絶
縁膜１７として気相成長酸化や平担化のための塗布ガラ
スをコートし、フンタクトホールを開孔しである。次に
、下電極１８となる約３５００ＸのＰｏ１−ｙ−３ｉを
気相成長しリン等の不純物をドーピング後、強誘電体膜
１９としてＰｂＴｉ０゜を約５ｏｏｏＸをスパッタして
から、約６５０℃で熱処理し結晶性改善を行ない、更に
上電極２０となるＰｏ１ｙ−８ｉを気相成長させ不純物
をドーピングする。ここで強誘電体膜の熱処理は、同一
炉で行なっても良い。次に、フォトレジストをマスクに
してＥＯＲ（を子サイクロトロン共鳴）型ドライエツチ
ャーでＯＩＦ、、ＳＦ６とＡｒガス等を用いて、前記強
誘電体膜１９と上、下部電極２０　、１８となるＰｏ１
ｙ−８ｉを所定形状に、同一チャンバー内で連続してド
ライエツチングした（第１図（α））。続いてフォトレ
ジストを剥騒後、ＳｉＨ４と０□によるシリコン酸化膜
を約５ｏｏｏＸ気相成長させてから、Ｏ，Ｈ１？、、Ｏ
Ｆ４とＡｒを用いたドライエクチャ−で等方性エツチン
グし、強誘電体膜１９パターンの周辺にシリコン酸化膜
の側壁２３を形成してから、更にシリコン酸化膜を気相
成長させ第２の層間絶縁膜２１とした後、第２ｊ第１の
層間絶縁膜２１．１７等にスルーホールを開孔し、約１
．０μｍの厚みでスパッタリングしたＡ１合金膜をフォ
トエツチングして金属配線２２とした（第１図（ｂ））
。次に、プラズマ成長によるシリコン窒化膜を積層させ
表面保護膜とし、更に外部電極取り出し用のパッドを開
孔した。

このようにしてなる半導体装置の強誘電体膜パターンの
周辺には、ｗＪ壁２３がテーパー状に形成され、るので
、強誘電体膜１９にかかる第２の層間絶縁膜２１のステ
ップカバレージが良（成り、この結果金属配線２２０段
切れ等がなくなり、歩留り、信頼性を向上させることが
できた。尚、強誘電体膜１９と下部電極１８をエツチン
グした後に［１ｍ壁２３を形成し、更にその後上部電極
２０を形成しても良（、更に側壁２３や第２の眉間絶縁
膜２１形成後に塗布ガラス２４をスピンコードしたもの
は、更に平担性が増した。又強誘電体膜１９とし”ｉ（
Ｐ　１：＋　Ｔ　ｉ　Ｏ８に限られず、ＰＺＴ、ＩＰＬ
ＺＴを用いたものも実施し、同様な効果が得られたこの
他第２の層間絶縁膜２１や側壁２６に用いた気相成長シ
リコン酸化膜のソースガスとして、５ｉｔ（、に代えて
Ｓ　ｉ　（Ｏ０２Ｈｓ　）ａを用い、０２や０．と熱あ
るいはプラズマ反応させたものを用いたところ、カスピ
ングもな（ステップカバレージがより改善され、信頼性
向上が更に為された。

一方、°上、下部電極としてＰｏ１ｙ−３ｉを用いたが
、この他にａ　−Ｓ　ｉあるいはＴｉ、Ｗ、Ｍｏ　、Ｔ
ａ　、Ｐｔのような高融点金属やシリサイドもしくは窒
化物、これらの化合物の嚇層、積層構造でも応用可能で
ある。更に本発明は、強誘電体膜のメモリ構造がＭＯ３
工Ｃを含むシリコン基板上に形成された場合について説
明したが、０ＭＯ８，バイポーラあるいはこれらの複合
素子の工０４４遼、又基板はＧａＡｓなどの化合物半導
体を用いても良い。

［発明の効果コ 以上の様に本発明によれば、強誘電体パターン周辺に側
壁を形成し、配線２層間絶縁膜の平担化を図り、生産性
、信頼性に優れた半導体装置、特に不揮発メモリの実用
化と安定供給に寄与出来るものである。

【図面の簡単な説明】

第１図（α）ｓ（ｂ）、第２図は、本発明による半導体
装置製造方法の実施例を示す概略断面図である。 第３図は、従来の半導体装置製造方法に係わる概略断面
図である。 １１・・・・・・・・・シリコン基板 １２・・・・・・・・・フィールド酸化膜１６・・・・
・・・・・ゲート絶縁膜 １４・・・・・・・・・ゲート電極 １５ｐ１３・・・・・・・・・不純物層・・・・・・・
・・第１の眉間絶縁膜 ・・・・・・・・・下部電極 ・・・・・・・・・強誘電体膜 ・・・・・・・・・上部電極 ・・・・・・・・・第２の眉間絶縁膜 ・・・・・・・・・金属配線 ・・・・・・・・・側　壁 ・・・・・・・・・塗布ガラス

Claims (3)

【特許請求の範囲】
1. （１）強誘電体膜が能動素子の形成された同一半導体基
   板上に集積された半導体装置に於いて、少なくとも、該
   強誘電体膜パターン周辺には、シリコン酸化膜をエッチ
   バックしてなる側壁を形成する工程、層間絶縁膜を積層
   する工程、スルーホールを開孔し金属配線を施す工程を
   具備したことを特徴とする半導体装置の製造方法。
2. （２）側壁あるいは層間絶縁膜が、有機シランと酸化性
   ガスの反応による気相成長からなることを特徴とする請
   求項１記載の半導体装置の製造方法。
3. （３）側壁と金属配線の間に、少なくとも塗布ガラス層
   が介在することを特徴とする請求項１記載の半導体装置
   の製造方法。