JPH02289099A - パターンデータ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） 本発明はパターンデータ転送方式に関し、パターンデー
タを並べ換えて転送するパターンデータ転送方式に関す
る。

文字認識を行なう場合等、１文字分の区画内の殉教のパ
ターンデータを画素単位で上下左右方向に走査して周囲
状況を調べ文字パターンのつながりを認識する必曹があ
る。

〔従来の技術〕

従来は、パターンデータを並べ換えることなく、第６図
（Ａ）に示す如きパターンデータを十から下方向（Ｙ＋
右方向及び左から右方向（Ｘ＋右方向に走査して、文字
パターンのつながりを認識している。

（発明が解決しようとする課題〕 第６図（△〉の文字パターンにおいて、Ｙ１方向の走査
で縦＄１１０ａを認識した後、この縦線１０ａの各画素
を始点とするつながりを認識する場合、×１方向の走査
では横線１０ｂ、１０ｃを認識できる。しかし縦線１０
ａから左側の横線１０ｄはその左端をまず見付けた後、
この左端を始点として×１方向に走査しなければ認識づ
ることができず、時間がかかるという問題があった。

本発明は上記の点に鑑みなされたものでパターンのつな
がりの認識を高速に行なうようパターンデータを並べ換
えるパターンデータ転送方式を提供することを目的とす
る。

（８Ｉ題を解決するための手段］ 第１図は本発明方式の原理図を丞す。

同図中、メモリ１は少なくとも単・−パターンのパター
ンデータを格納する。

アドレス生成手段２はメモリ１での単一パターンのパタ
ーンデータの磨込み・読出しアドレスを該パターンデー
タの先頭又は最終アドレスからのインクリメント又はデ
クリメントに切換える。

並べ換え手段３はパターンデータの各ワードのビット位
置を上位ビットと下位ビットとが逆転するよう並べ換え
る。

選択手段４はメモリ１の占込み・読出しパターンデータ
を並べ換え手段３により並べ換えるかどうかを選択する
。

（作用） 本発明においてはアドレス生成手段２で由込み・読出し
アドレスを最終アドレスからデクリメントすることによ
りパターンの上下反転がなされ、また選択手段４で並べ
換え手段３を野山したパターンデータを選択することに
よりパターンの左右反転がなされる。

これによってパターンのつながりの認識に好適となるよ
うパターンの上下、左右の反転ができ、パターンの認識
及び文字認識を高速に行なうことができる。

〔実施例〕

第２図は本発明方式を適用した文字認識システムの構成
図を示す。

同図中、インターノＩ−ス回路２０には例えばイメージ
センサ等よりの画像データが入来し、この画像データは
バス２１を通ってメモリ２２に格納される。

ＣＰＵ２３はメモリ２２の画像データから文字の切出し
を行ない、切出した文字のパターンデータを転送回路２
４を用いてメモリ２５に転送し、メモリ２５上のパター
ンデータをＹ＋ｂ向及び×１方向に走査して文字パター
ンのつながりを】識し文字認識を行なう。

ここで、各文字のパターンデータは第５図（Ａ＞に示す
区画の×１方向の１ライン分のｍ画集のデータｍビット
が１ワードを構成し、ワード単位でＹ１方向にインクリ
メン１〜するアドレスが付されている。

第３図は転送回路２４のブロック図を示す１．同図中、
端子３０には占込み時にメモリ２２より読出されたパタ
ーンデータがワード単位でパラレルに入来し、並べ換え
回路３１及びセレクタ３２の８端子に供給される。

並べ換え回路３１は第４図（Ａ）に示す１ワードのビッ
ト８１〜ＢｍをＬＳＢとＭＳＢとが左右逆になるよう入
れ換えて同図（Ｂ）に示す１ワードを得てセレクタ３２
のＡＩ子に供給する。ｔ？レクタ３２はＣＰＵ２３より
端子３３を介して入来する切換信号に応じてＡｔ子又は
Ｂ端子のデータを選択しメモリ２５に供給する。

端子３４にはＣＰＵ２３より初期アドレスが入来しセレ
クタ３５のＡ端子に供給され、また端子３６．３７にＣ
ＰＬＩ２３より入来する切換信号、クロック信号はセレ
クタ３５に供給される。セレクタ３５は上記初期アドレ
スの入来時にクロック信号のタイミングで切換信号の指
示によってＡ端子のアドレスを選択してメモリ２５及び
和演算回路３８に供給する。

演算３８はＣＰＵ２３より端子３９を介して加算又は減
算を指示する制御信号を供給されており、これに従って
セレクタ３５よりのアドレスに値「１」を加算又は減算
してセレクタ３５の８端子に供給する。セレクタ３５は
切換信号によって初期アドレス人来復はクロック信号の
タイミングで８端子入力を選択する。これによって初期
アドレスから［１Ｊずつインクリメント又はデクリメン
トするアドレスがメモリ２５に供給される。

ここでメモリ２２から第６図（Ａ）のパターンデータが
アドレス順に読出され転送回路２４に供給されるとき、
ＣＰＵ２３によりセレクタ３２にＡ端子入力を゛選択さ
せ、初期アドレスを先頭アドレスＡＤＲ１とし、演算回
路３８に加算を指示すると、メモリ２５には同図（Ｂ）
に示す如き左右が反転した境対称のパターンが記憶され
る。

また、ＣＰＵ２３によりセレクタ３２にＢ端子入力を選
択させ、初期アドレスを最終アドレスＡＤＲ２とし、演
算回路３８に減算を指示する。このとき、第５図（Ａ）
に示すメモリ２５からの転送要求によりＣＰＵ２３は同
図（Ｂ）に示す転送応答を行ない、同図（Ｃ）に示す如
くローレベルでＡｔ子の選択ハイレベルで８端子の選択
を指示する切換信号と、同図（Ｄ）に示すりＯツク信号
とをセレクタ３５に供給する。これによって得られる同
図（Ｅ）のアドレスがメモリ２５に供給され、メモリ２
５には第６図（Ｃ）に示す如き上下が反転した境対称の
パターンが記憶される。

また、ＣＰＵ２３によりセレクタ３２にＡ端子入力を選
択させ、初期アドレスを最終アドレスＡＤＲ２とし、演
算回路３８に減算を指示すると、メモリ２５には第６図
゛（Ｄ）に示す如き上下かつ左右の反転したパターンが
記憶される。

メモリ２５の読出し時には初期アドレスを先頭アドレス
ＡＤＲ１とし演舞回路３８に加算を指示して、セレクタ
３２に８端子を選択させ、メモリ２５から読出したパタ
ーンデータをセレクタ３２及び３０を通してバス２１に
送出する。

このようにパターンデータをメモリ２２からメモリ２５
に転送するとき左右、上下に反転できるため、例えば第
６図（Ａ）のパターンを×２方向に走査したいときは同
図（Ｂ）の文字パターンに変換して×１方向に走査すれ
ば良く、同図（Ａ）のパターンを上から上方向（ＹＰ　
ｈ向）に走査したいときは同図（Ｃ）のパターンに変換
してＹ１方向に走査すれば良く、更に同図（Ａ）のパタ
ーンを×２及びＹ２方向に走査したいときは同図（Ｄ）
のパターンに変換して×１及びＹ１方向に走査すれば食
い。

これによって、パターンのつながりの認識が短時間で行
なうことができ文字認識を高速に行なうことができる。

。 なお、上記実施例では、パターンの上下、左右の反転を
メモリ２５の占込み時に行なっているが、読出し時又は
書込み時と読出し時の双方で行なっても良い。

また、第２図のシステムで直接データ転送用のＤＭＡコ
ントローラを持つ場合には転送回路２４はＤＭＡコント
ローラ内に設けても良い。

〔発明の効果〕

上述の如く、本発明のパターンデータ転送方式によれば
、パターンのつながりの認識に適するようにパターンデ
ータを並べ換えてパターンを上下、左右に反転でき、パ
ターンのつながりの認識ひいては文字の認識を短時間で
行なうことができ、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明方式の原理図、 第２図は本発明方式を適用した文字認識システムの一実
施例の構成図、 第３図は転送回路のブロック図、 第４図は並べ換え回路を説明するための図、第５図は第
３図の回路の動作説明用タイミノグチ１シート、 第６図は本発明方式によるパターンの反転を説明するた
めの図である。 ３は並べ換え手段、 ４は選択手段、 ２４は転送回路、 ３１は並べ換え回路、 ３２．３５はセレクタ、 ３８は演算回路 を示す。

Claims (1)

1. 【特許請求の範囲】 複数ワードで単一パターンを表わすパターンデータの転
   送を行なうパターンデータ転送方式において、 該パターンデータを格納するメモリ（１）と、該メモリ
   （１）での単一パターンのパターンデータの書込み・読
   出しアドレスを該パターンデータの先頭又は最終アドレ
   スからのインクリメント又はデクリメント切換えるアド
   レス生成手段（２）と、 該パターンデータの各ワードのビット位置を上位ビット
   と下位ビットとが逆転するよう並べ換える並べ換え手段
   （３）と、 該メモリ（１）の書込み・読出しパターンデータを該並
   べ換え手段（３）により並び換えるかどうかを選択する
   選択手段（４）とを有することを特徴とするパターンデ
   ータ転送方式。