JPH0229145A - Ｅｍａトレース方式 - Google Patents
Ｅｍａトレース方式Info
- Publication number
- JPH0229145A JPH0229145A JP17961588A JP17961588A JPH0229145A JP H0229145 A JPH0229145 A JP H0229145A JP 17961588 A JP17961588 A JP 17961588A JP 17961588 A JP17961588 A JP 17961588A JP H0229145 A JPH0229145 A JP H0229145A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- ema
- processors
- internal information
- console
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数のプロセッサにより交換制御が行なわれる電子交換
機において、各プロセッサの動作異常検出に対応するＥ
ＭＡトレース方式に関し、ＥＭＡ処理におけるプロセッ
サの内部情報の効果的な収集を可能にすることを目的と
し、交換制御を行なう複数のプロセッサの動作異常を検
出し、ＨＭＡ処理を行なうＥＭＡ回路と、動作異常検出
に応じて、プロセッサの内部状態を読み出すコンソール
制御回路とを備えた電子交換機において、コンソール制
御回路に、動作異常検出の回数を計数し、それが所定値
に達したときに、全プロセッサに対して再開処理を停止
させ、全プロセッサの内部情報を読み出す全プロセッサ
トレース手段、あるいはプロセッサの動作異常検出の回
数を計数し、それが所定値に達するまでその都度、指定
プロセッサの内部情報を読み出し保持する指定プロセッ
サトレース手段を備えて構成する。
機において、各プロセッサの動作異常検出に対応するＥ
ＭＡトレース方式に関し、ＥＭＡ処理におけるプロセッ
サの内部情報の効果的な収集を可能にすることを目的と
し、交換制御を行なう複数のプロセッサの動作異常を検
出し、ＨＭＡ処理を行なうＥＭＡ回路と、動作異常検出
に応じて、プロセッサの内部状態を読み出すコンソール
制御回路とを備えた電子交換機において、コンソール制
御回路に、動作異常検出の回数を計数し、それが所定値
に達したときに、全プロセッサに対して再開処理を停止
させ、全プロセッサの内部情報を読み出す全プロセッサ
トレース手段、あるいはプロセッサの動作異常検出の回
数を計数し、それが所定値に達するまでその都度、指定
プロセッサの内部情報を読み出し保持する指定プロセッ
サトレース手段を備えて構成する。
本発明は、複数のプロセッサにより交換制御が行なわれ
る電子交換機において、各プロセッサの動作異常検出に
対応するＥＭＡ トレース方式に関する。
る電子交換機において、各プロセッサの動作異常検出に
対応するＥＭＡ トレース方式に関する。
第６図は、交換機の制御系およびその監視系の概要構成
を示すブロック図である。
を示すブロック図である。
図において、交換機の基本的な交換制御を行なうＯ系お
よび１系の基本プロセッサを含む複数のプロセッサ６０
１〜６０３は、基本コンソール部（ＢＣＮＳ）６０５に
収容される。基本コンソール部６０５には、監視系の構
成としてコンソール制御部（ＣＮＳＣ）６１０が接続さ
れ、さらに通信制御部（ＣＯＭＣ）６２１を介して監視
情報処理部６２３が接続される。
よび１系の基本プロセッサを含む複数のプロセッサ６０
１〜６０３は、基本コンソール部（ＢＣＮＳ）６０５に
収容される。基本コンソール部６０５には、監視系の構
成としてコンソール制御部（ＣＮＳＣ）６１０が接続さ
れ、さらに通信制御部（ＣＯＭＣ）６２１を介して監視
情報処理部６２３が接続される。
このように複数のプロセッサ６０１〜６０３により交換
制御が行なわれている交換機では、現用系プロセッサ（
６０１）に障害が発生した場合には、交換機の基本コン
ソール部６０５にある緊急制御（ＥＭＡ）回路が働き、
プロセッサの異常を示す動作異常検出信号がコンソール
制御部６１０に送出される。
制御が行なわれている交換機では、現用系プロセッサ（
６０１）に障害が発生した場合には、交換機の基本コン
ソール部６０５にある緊急制御（ＥＭＡ）回路が働き、
プロセッサの異常を示す動作異常検出信号がコンソール
制御部６１０に送出される。
ＥＭＡ回路は、プロセッサの動作異常検出の所定時間後
に再開処理起動をかけ、プロセッサのデータ初期設定お
よび固定番地からの再開を指示するが、プロセッサの障
害状態によっては現用系プロセッサを予備系へ切り替え
る系再構成を行ない、さらにプログラムをメインメモリ
に再ローデイングする処理などが行なわれる。
に再開処理起動をかけ、プロセッサのデータ初期設定お
よび固定番地からの再開を指示するが、プロセッサの障
害状態によっては現用系プロセッサを予備系へ切り替え
る系再構成を行ない、さらにプログラムをメインメモリ
に再ローデイングする処理などが行なわれる。
一方、コンソール制御部６１０は動作異常検出信号の受
信によりＥＭＡ割込処理を開始し、基本コンソール部６
０５を介してデータ初期設定前のプロセッサの内部状態
の読み出しを指示する。
信によりＥＭＡ割込処理を開始し、基本コンソール部６
０５を介してデータ初期設定前のプロセッサの内部状態
の読み出しを指示する。
なお、上述した一連の処理を以下、ｒＥＭＡ処理」とい
う。
う。
第７図は、従来のＨＭＡ処理の流れを説明するフローチ
ャートである。
ャートである。
ＥＭＡ回路は、「動作」および「非動作」の指定が可能
であり、ＨＭＡサプレス（非動作）指定時にはプロセッ
サの動作異常検出は行なわれない。
であり、ＨＭＡサプレス（非動作）指定時にはプロセッ
サの動作異常検出は行なわれない。
ＥＭＡ回路が動作状態にあるときに、プロセッサに障害
が発生した場合には、基本コンソール部（ＥＭＡ回路）
６０５からの通知により、コンソール制御部６１０が対
応するプロセッサの内部情報の収集を指令する。一方、
ＥＭＡ回路は所定時間後に再開処理起動をかけ、系切替
えが行われた新現用系プロセッサのデータ初期設定を行
ない、固定番地からの処理再開を指示する。
が発生した場合には、基本コンソール部（ＥＭＡ回路）
６０５からの通知により、コンソール制御部６１０が対
応するプロセッサの内部情報の収集を指令する。一方、
ＥＭＡ回路は所定時間後に再開処理起動をかけ、系切替
えが行われた新現用系プロセッサのデータ初期設定を行
ない、固定番地からの処理再開を指示する。
このように従来のＥＭＡ処理では、ＥＭＡ回路がプロセ
ッサの動作異常検出を行ない、所定時間後に新税用プロ
セッサのデータ初期設定および固定番地からの再開を指
示するが、この所定時間内に行なわれるプロセッサの内
部情報の収集は、通常、対応するプロセッサのＨＭＡ検
出時点の内部情報のみであった。
ッサの動作異常検出を行ない、所定時間後に新税用プロ
セッサのデータ初期設定および固定番地からの再開を指
示するが、この所定時間内に行なわれるプロセッサの内
部情報の収集は、通常、対応するプロセッサのＨＭＡ検
出時点の内部情報のみであった。
ところで、ＥＭＡ処理が行なわれるプロセッサの障害原
因の判定、あるいは初期設定をどの範囲まで行なうかの
判定処理などにおいて、プロセッサの内部情報は不可欠
であるが、従来方式では対応するプロセッサの一時点の
内部情報であり、必ずしも十分なものとは言えなかった
。
因の判定、あるいは初期設定をどの範囲まで行なうかの
判定処理などにおいて、プロセッサの内部情報は不可欠
であるが、従来方式では対応するプロセッサの一時点の
内部情報であり、必ずしも十分なものとは言えなかった
。
本発明は、このような従来の問題点に対して、ＨＭＡ処
理におけるプロセッサの内部情報の効果的な収集を可能
にするＥＭＡトレース方式を提供することを目的とする
。
理におけるプロセッサの内部情報の効果的な収集を可能
にするＥＭＡトレース方式を提供することを目的とする
。
〔課題を解決するための手段〕
第１図は１本発明の原理ブロック図である。
図において、緊象、制御（ＥＭＡ）回路１０５は、交換
制御を行なう複数のプロセッサ１０１〜１０３の動作異
常を検出し、現用系プロセッサから予備系プロセッサへ
の系切替え、新現用系プロセッサのデータ初期設定およ
び再開指示の各処理を行なう。
制御を行なう複数のプロセッサ１０１〜１０３の動作異
常を検出し、現用系プロセッサから予備系プロセッサへ
の系切替え、新現用系プロセッサのデータ初期設定およ
び再開指示の各処理を行なう。
プロセッサの動作異常検出に応じて、プロセッサの内部
状態を読み出すコンソール制御回路１１Ｏには、本発明
ＥＭＡ Ｉ−レース方式に対応する構成として、全プロ
セッサトレース手段１１１または指定プロセッサトレー
ス手段１１３が設けられる。
状態を読み出すコンソール制御回路１１Ｏには、本発明
ＥＭＡ Ｉ−レース方式に対応する構成として、全プロ
セッサトレース手段１１１または指定プロセッサトレー
ス手段１１３が設けられる。
全プロセッサトレース手段１１１は、プロセッサの動作
異常検出の回数を計数し、それが所定値に達したときに
、全プロセッサに対して再開処理を停止させ、全プロセ
ッサの内部情報を読み出す構成である。
異常検出の回数を計数し、それが所定値に達したときに
、全プロセッサに対して再開処理を停止させ、全プロセ
ッサの内部情報を読み出す構成である。
指定プロセッサトレース手段１１３は、プロセッサの動
作異常検出の回数を計数し、それが所定値に達するまで
その都度、指定プロセッサの内部情報を読み出し保持す
る構成である。
作異常検出の回数を計数し、それが所定値に達するまで
その都度、指定プロセッサの内部情報を読み出し保持す
る構成である。
本発明は、プロセッサの動作異常検出に応じたＥＭＡ処
理において、コンソール制御回路！１０に設けられる全
プロセッサトレース手段１１１または指定プロセッサト
レース手段１１３により、プロセッサの内部情報の収集
を効果的に行なうことができる。
理において、コンソール制御回路！１０に設けられる全
プロセッサトレース手段１１１または指定プロセッサト
レース手段１１３により、プロセッサの内部情報の収集
を効果的に行なうことができる。
すなわち、全プロセッサトレース手段１１１は、プロセ
ッサの動作異常検出の回数が所定値に達したときの全プ
ロセッサの内部情報の読み出しを可能にする。また、指
定プロセッサトレース手段１１３は、その回数が所定値
に達するまで指定プロセッサの内部情報をその都度収集
し蓄積することができる構成である。
ッサの動作異常検出の回数が所定値に達したときの全プ
ロセッサの内部情報の読み出しを可能にする。また、指
定プロセッサトレース手段１１３は、その回数が所定値
に達するまで指定プロセッサの内部情報をその都度収集
し蓄積することができる構成である。
したがって、各トレース手段を用いることにより、ＥＭ
Ａ処理にいたる障害原因の究明、あるいは再開処理にか
かわる初期設定情報の獲得を容易にすることができる。
Ａ処理にいたる障害原因の究明、あるいは再開処理にか
かわる初期設定情報の獲得を容易にすることができる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第２図は、本発明の第一〇ＥＭＡ Ｉ−レース方式の処
理の流れを説明するフローチャートである。
理の流れを説明するフローチャートである。
なお、基本的な交換機の構成は、第６図に示すものと同
様であるので、以下第６図に示す各部の構成を参照して
説明する。
様であるので、以下第６図に示す各部の構成を参照して
説明する。
プロセッサに障害が発生すると、基本コンソール部６０
５内で動作状態にあるＨＭＡ回路がそれを検出し、コン
ソール制御部６１０に動作異常検出信号を送出する。コ
ンソール制御部６１０は、この動作異常検出信号の受信
によりＥＭＡ割込処理を起動する。
５内で動作状態にあるＨＭＡ回路がそれを検出し、コン
ソール制御部６１０に動作異常検出信号を送出する。コ
ンソール制御部６１０は、この動作異常検出信号の受信
によりＥＭＡ割込処理を起動する。
ＥＭＡ割込処理では、まずこのＥＭＡ割込（プロセッサ
の動作異常検出）の発生回数が計数され所定値と比較さ
れる。ＥＭＡ割込回数が所定値に達するまでは、その計
数を行なうだけにとどめる。
の動作異常検出）の発生回数が計数され所定値と比較さ
れる。ＥＭＡ割込回数が所定値に達するまでは、その計
数を行なうだけにとどめる。
ＥＭＡ割込の発生回数が所定値に達すると、コンソール
制御部６１０は基本コンソール部６０５に全プロセッサ
６０１〜６０３に対するＥＭＡサプレス指示を行ない、
次いで全プロセッサの動作停止を指令する。これにより
、動作が中断している交換機の再開処理は行なわれなく
なり、続いて行なわれる全プロセッサの内部情報の読み
出しが可能となる。
制御部６１０は基本コンソール部６０５に全プロセッサ
６０１〜６０３に対するＥＭＡサプレス指示を行ない、
次いで全プロセッサの動作停止を指令する。これにより
、動作が中断している交換機の再開処理は行なわれなく
なり、続いて行なわれる全プロセッサの内部情報の読み
出しが可能となる。
ところで、基本コンソール部（ＥＭＡ回路）６０５では
、プロセッサの動作異常が検出されて、所定時間（１６
ｍｓ）後に対応するプロセッサのデータ初期設定処理が
並行して行なわれる。この初期設定が行なわれるプロセ
ッサは、通常、基本的な交換制御を担当している二重化
構成の基本プロセッサ（０系、１系）であるので、それ
らのデータが初期設定される前に、その基本プロセッサ
から先に内部情報の読み出しが行なわれる。続いて、他
のプロセッサの内部情報を順次読み出していく。
、プロセッサの動作異常が検出されて、所定時間（１６
ｍｓ）後に対応するプロセッサのデータ初期設定処理が
並行して行なわれる。この初期設定が行なわれるプロセ
ッサは、通常、基本的な交換制御を担当している二重化
構成の基本プロセッサ（０系、１系）であるので、それ
らのデータが初期設定される前に、その基本プロセッサ
から先に内部情報の読み出しが行なわれる。続いて、他
のプロセッサの内部情報を順次読み出していく。
なお、プロセッサの再開処理はＥＭＡサプレス）指示を
解除し、別途改めて行なわれる。
解除し、別途改めて行なわれる。
第３図は、本発明の第二ＯＥＭＡ トレース方式の処理
の流れを説明するフローチャートである。
の流れを説明するフローチャートである。
コンソール制御部６１０では同様のＥＭＡ割込処理によ
り、基本コンソール部６０５に対して指定プロセッサの
内部情報の読み出しを指令する。
り、基本コンソール部６０５に対して指定プロセッサの
内部情報の読み出しを指令する。
ここで、読み出された内部情報はメモリに格納されるが
、メモリのアドレスはその都度更新される。
、メモリのアドレスはその都度更新される。
また、ＥＭＡ割込（プロセッサの動作異常検出）の発生
回数が計数され所定値と比較される。 ＨＭＡ割込の発
生回数が所定値に達するまでは、指定プロセッサの内部
情報の収集だけが行なわれ、続いて新現用系プロセッサ
のデータ初期設定および再開処理がＥＭＡ回路の制御の
もとで行なわれる。
回数が計数され所定値と比較される。 ＨＭＡ割込の発
生回数が所定値に達するまでは、指定プロセッサの内部
情報の収集だけが行なわれ、続いて新現用系プロセッサ
のデータ初期設定および再開処理がＥＭＡ回路の制御の
もとで行なわれる。
ＥＭＡ割込の発生回数が所定値に達すると、ＥＭＡ）レ
ース終了となり、メモリに格納されている各動作異常検
出時の内部情報の履歴が読み出される。なお、ＥＭＡ回
路によるデータ初期設定および再開処理は続行される。
ース終了となり、メモリに格納されている各動作異常検
出時の内部情報の履歴が読み出される。なお、ＥＭＡ回
路によるデータ初期設定および再開処理は続行される。
このように、第一のＨＭＡ ）レース方式は、対象とす
るプロセッサの動作異常検出が所定回数に達したときに
、その時点の全プロセッサの内部情報を読み出すことが
できる。また、第二のＥＭＡトレース方式は、対象とす
るプロセッサの動作異常検出が所定回数に達するまで、
その都度読み出された内部情報が保持されているので、
指定プロセッサの内部情報の履歴を取り出すことができ
、それぞれの内部情報の比較を可能としている。
るプロセッサの動作異常検出が所定回数に達したときに
、その時点の全プロセッサの内部情報を読み出すことが
できる。また、第二のＥＭＡトレース方式は、対象とす
るプロセッサの動作異常検出が所定回数に達するまで、
その都度読み出された内部情報が保持されているので、
指定プロセッサの内部情報の履歴を取り出すことができ
、それぞれの内部情報の比較を可能としている。
なお、交換機の始動時に、故意にＥＭＡ処理を起動させ
て立ち上げる場合があるが、そのときのプロセッサの内
部情報の収集は不要である。したがって、第一のＥＭＡ
トレース方弐方式、動作異常検出の回数指定は、少なく
とも２回目以降に設定する必要がある。
て立ち上げる場合があるが、そのときのプロセッサの内
部情報の収集は不要である。したがって、第一のＥＭＡ
トレース方弐方式、動作異常検出の回数指定は、少なく
とも２回目以降に設定する必要がある。
第４図は、コンソール制御部（ＣＮＳＣ）のハードウェ
ア構成を示すブロック図である。
ア構成を示すブロック図である。
図において、基本コンソール部（ＢＣＮＳ）４０５との
インタフェースをとるコンソール部インタフェース回路
（ＣＮＳ ＩＦ）４１１、制御回路（ＭＰＣ）４１２、
演算処理回路（ＲＡＬＵ）４１３、メモリ（ＢＭ）４１
４および通信制御部（ＣＯＭＣ）４２１との間のバス（
ＩＢ）とのインタフェースをとるバスインタフェース回
路（ＩＢＩＦ）４１５により構成される。なお、本発明
の全プロセッサトレース手段（１１１）および指定プロ
セッサトレース手段（１１３）は、制御回路４１２のプ
ログラム処理により実現される。
インタフェースをとるコンソール部インタフェース回路
（ＣＮＳ ＩＦ）４１１、制御回路（ＭＰＣ）４１２、
演算処理回路（ＲＡＬＵ）４１３、メモリ（ＢＭ）４１
４および通信制御部（ＣＯＭＣ）４２１との間のバス（
ＩＢ）とのインタフェースをとるバスインタフェース回
路（ＩＢＩＦ）４１５により構成される。なお、本発明
の全プロセッサトレース手段（１１１）および指定プロ
セッサトレース手段（１１３）は、制御回路４１２のプ
ログラム処理により実現される。
第５図は、コンソール部インタフェース回路（ＣＮＳＩ
Ｆ）の要部構成を示すブロック図である。
Ｆ）の要部構成を示すブロック図である。
図において、基本コンソール部（第４図、４０５）のＥ
ＭＡ回路から送出されるプロセッサの動作異常検出信号
の受信端５０１，５０３は、それぞれ０系および１系の
各プロセッサに対応している。この受信信号は、ドライ
バ５１１，５１３およびインバータ５１５，５１７を介
して、各Ｄフリップフロップ５２１，５２３に入力され
る。Ｄフリップフロップ５２１．５２３は、動作異常検
出信号の受信に対応した論理「ｌ」の信号（ＥＭＡＯ，
ＥＭＡＩ）を各出力端子５２５，５２７に送出する。オ
アゲート５３１は、各県のいずれかの動作異常検出信号
の受信により、ＨＭＡ割込信号（ＥＭＡＩ ＮＴ）とし
て出力端子５２９に送出する。
ＭＡ回路から送出されるプロセッサの動作異常検出信号
の受信端５０１，５０３は、それぞれ０系および１系の
各プロセッサに対応している。この受信信号は、ドライ
バ５１１，５１３およびインバータ５１５，５１７を介
して、各Ｄフリップフロップ５２１，５２３に入力され
る。Ｄフリップフロップ５２１．５２３は、動作異常検
出信号の受信に対応した論理「ｌ」の信号（ＥＭＡＯ，
ＥＭＡＩ）を各出力端子５２５，５２７に送出する。オ
アゲート５３１は、各県のいずれかの動作異常検出信号
の受信により、ＨＭＡ割込信号（ＥＭＡＩ ＮＴ）とし
て出力端子５２９に送出する。
コンソール制御部では、このＥＭＡ割込信号に応じて、
対応するプロセッサの内部情報を読み出す処理が起動さ
れる。
対応するプロセッサの内部情報を読み出す処理が起動さ
れる。
なお、０系および１系の各ＥＭＡ割込信号のリセット信
号（ＥＭＡＯＲ，ＥＭＡＩＲ）は、Ｄフリップフロップ
５４１，５４３を介してノアゲート５４５，５４７に取
り込まれ、初期設定リセット信号（ＮＲ３Ｔ）との論理
和出力により、Ｄフリップフロップ５２１．５２３をリ
セットし、ＥＭＡ割込信号をリセットする。
号（ＥＭＡＯＲ，ＥＭＡＩＲ）は、Ｄフリップフロップ
５４１，５４３を介してノアゲート５４５，５４７に取
り込まれ、初期設定リセット信号（ＮＲ３Ｔ）との論理
和出力により、Ｄフリップフロップ５２１．５２３をリ
セットし、ＥＭＡ割込信号をリセットする。
上述したように、本発明によれば、動作異常が検出され
たプロセッサの内部情報の収集処理において、所定回数
の動作異常が検出されたときの全プロセッサの内部情報
、あるいは各検出時ごとに収集された指定プロセッサの
内部情報の履歴がわかるので、ＥＭＡ処理にいたる障害
原因の究明、あるいは再開処理にかかわる初期設定情報
の獲得が容易になり、継続的再開を可能にするなど実用
的には極めて有用である。
たプロセッサの内部情報の収集処理において、所定回数
の動作異常が検出されたときの全プロセッサの内部情報
、あるいは各検出時ごとに収集された指定プロセッサの
内部情報の履歴がわかるので、ＥＭＡ処理にいたる障害
原因の究明、あるいは再開処理にかかわる初期設定情報
の獲得が容易になり、継続的再開を可能にするなど実用
的には極めて有用である。
第１図は本発明の原理ブロック図、
第２図は本発明の第一のＥＭＡトレース方式の処理の流
れを説明するフローチャート、 第３図は本発明の第二ＯＥＭＡ トレース方式の処理の
流れを説明するフローチャート、 第４図はコンソール制御部（ＣＭＳＣ）の／”ｔ−ドウ
エア構成を示すブロック図、 第５図はコンソール部インタフェース回路（ＣＮＳＩＦ
）の要部構成を示すブロック図、第６図は交換機の制御
系および監視系の概要構成を示すブロック図、 第７図は従来のＥＭＡ処理の流れを説明するフローチャ
ートである。 図において、 １０１〜１０３はプロセッサ、 １０５は緊急制御（ＥＭＡ）回路、 １１０はコンソール制御回路、 １１１は全プロセッサトレース手段、 １１３は指定プロセッサトレース手段、６０１〜６０３
はプロセッサ、 ６０５は基本コンソール部（ＢＣＮＳ）、６１０はコン
ソール制御部（ＣＮＳＣ）、６２１は通信制御部（ＣＯ
ＭＣ）、 ６２３は監視情報処理部である。
れを説明するフローチャート、 第３図は本発明の第二ＯＥＭＡ トレース方式の処理の
流れを説明するフローチャート、 第４図はコンソール制御部（ＣＭＳＣ）の／”ｔ−ドウ
エア構成を示すブロック図、 第５図はコンソール部インタフェース回路（ＣＮＳＩＦ
）の要部構成を示すブロック図、第６図は交換機の制御
系および監視系の概要構成を示すブロック図、 第７図は従来のＥＭＡ処理の流れを説明するフローチャ
ートである。 図において、 １０１〜１０３はプロセッサ、 １０５は緊急制御（ＥＭＡ）回路、 １１０はコンソール制御回路、 １１１は全プロセッサトレース手段、 １１３は指定プロセッサトレース手段、６０１〜６０３
はプロセッサ、 ６０５は基本コンソール部（ＢＣＮＳ）、６１０はコン
ソール制御部（ＣＮＳＣ）、６２１は通信制御部（ＣＯ
ＭＣ）、 ６２３は監視情報処理部である。
Claims (2)
- （１）交換制御を行なう複数のプロセッサ（１０１〜１
０３）の動作異常を検出し、現用系プロセッサから予備
系プロセッサへの系切替え、新現用系プロセッサのデー
タ初期設定および再開指示の各処理を行なう緊急制御（
ＥＭＡ）回路（１０５）と、 前記動作異常検出に応じて、プロセッサの内部状態を読
み出すコンソール制御回路（１１０）とを備えた電子交
換機において、 前記コンソール制御回路（１１０）は、前記動作異常検
出の回数を計数し、それが所定値に達したときに、全プ
ロセッサに対して再開処理を停止させ、全プロセッサの
内部情報を読み出す全プロセッサトレース手段（１１１
）を備えた ことを特徴とするＥＭＡトレース方式。 - （２）請求項１に記載の電子交換機において、コンソー
ル制御回路（１１０）は、プロセッサの動作異常検出の
回数を計数し、それが所定値に達するまでその都度、指
定プロセッサの内部情報を読み出し保持する指定プロセ
ッサトレース手段（１１３）を備えた ことを特徴とするＥＭＡトレース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179615A JP2614902B2 (ja) | 1988-07-19 | 1988-07-19 | Ｅｍａトレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179615A JP2614902B2 (ja) | 1988-07-19 | 1988-07-19 | Ｅｍａトレース方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229145A true JPH0229145A (ja) | 1990-01-31 |
| JP2614902B2 JP2614902B2 (ja) | 1997-05-28 |
Family
ID=16068851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179615A Expired - Lifetime JP2614902B2 (ja) | 1988-07-19 | 1988-07-19 | Ｅｍａトレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614902B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260286A (ja) * | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | プロセツサ状態読出し方式 |
| JPS61154297A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 電子交換機 |
-
1988
- 1988-07-19 JP JP63179615A patent/JP2614902B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60260286A (ja) * | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | プロセツサ状態読出し方式 |
| JPS61154297A (ja) * | 1984-12-26 | 1986-07-12 | Nec Corp | 電子交換機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2614902B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| JPH0229145A (ja) | Ｅｍａトレース方式 | |
| JPS6027041B2 (ja) | ハイアラキ制御システムにおける下位制御装置の切換方法 | |
| US5524206A (en) | Sub-CPU monitoring system including dual port memory | |
| JPH05134998A (ja) | マルチプロセツサシステム | |
| JPS6112580B2 (ja) | ||
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH0118460B2 (ja) | ||
| KR890003489B1 (ko) | 프로그램 가능한 감시 제어시스템 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JP2756315B2 (ja) | 系構成情報の更新制御方式 | |
| SU1035596A2 (ru) | Устройство дл сопр жени двух вычислительных машин | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JP3042034B2 (ja) | 障害処理方式 | |
| JPH02212948A (ja) | 中央処理装置の障害情報収集装置 | |
| JPH0619733B2 (ja) | トレーサ装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH07111700B2 (ja) | ダウン・コード収集回路 | |
| JPS61275967A (ja) | 並列計算機におけるステ−タス読出し装置 | |
| JP2000082052A (ja) | マルチプロセッサシステム及びその診断方法並びにその制御プログラムを記録した記録媒体 | |
| JPS622335B2 (ja) | ||
| JPH0434626A (ja) | エラーロギング方法 | |
| JPH048827B2 (ja) | ||
| JPS626265B2 (ja) | ||
| JPS62203244A (ja) | ハ−ドウエア診断方式 |