JPH02293962A - マイクロプロセッサ制御装置 - Google Patents
マイクロプロセッサ制御装置Info
- Publication number
- JPH02293962A JPH02293962A JP11460289A JP11460289A JPH02293962A JP H02293962 A JPH02293962 A JP H02293962A JP 11460289 A JP11460289 A JP 11460289A JP 11460289 A JP11460289 A JP 11460289A JP H02293962 A JPH02293962 A JP H02293962A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- control program
- select signal
- control device
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 238000012850 discrimination method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、異なる複数のマイクロプロセッサ（以下ＣＰ
Ｕという）を持つデータ処理装置におけ［従来の技術］ 従来、使用者が制御プログラム毎にＣＰＵの種類を判別
し、ＣＰＵ切り替えスイッチを操作したのち電源を投入
する、あるいはリセットスイッチを操作して機器本体を
起動していた。
Ｕという）を持つデータ処理装置におけ［従来の技術］ 従来、使用者が制御プログラム毎にＣＰＵの種類を判別
し、ＣＰＵ切り替えスイッチを操作したのち電源を投入
する、あるいはリセットスイッチを操作して機器本体を
起動していた。
［発明が解決しようとする課題］
しかし、かかる従来技術では作動させようとするプログ
ラムがいずれのＣＰＵで動作すべきか、具体的な明示が
ないとＣＰＵを選択することが出来ず、また本来のＣＰ
Ｕとは異なるＣＰＵを選択した場合は動作できないとい
う欠点があった。そのため回路切り替えスイッチを操作
したとしても、動作できないＣＰＵに切り替えて起動し
た場合は、再度起動するようメッセージを表示画面に表
示して本体は停止していた。
ラムがいずれのＣＰＵで動作すべきか、具体的な明示が
ないとＣＰＵを選択することが出来ず、また本来のＣＰ
Ｕとは異なるＣＰＵを選択した場合は動作できないとい
う欠点があった。そのため回路切り替えスイッチを操作
したとしても、動作できないＣＰＵに切り替えて起動し
た場合は、再度起動するようメッセージを表示画面に表
示して本体は停止していた。
そこで、本発明は従来のこのような問題点を解決するた
めに本来のＣＰＵを切り替えて動作させる手段をもうけ
て、一般使用者が使いやすくすることを目的とする。
めに本来のＣＰＵを切り替えて動作させる手段をもうけ
て、一般使用者が使いやすくすることを目的とする。
［課題を解決するための手段コ
本発明は、オブジェクトコードの互換性がある複数個の
マイクロプロセッサと、前記マイクロプロセッサの種別
を判別するための制御プログラム手段と、前記制御プロ
グラムのマイクロプロセッサの種別判断結果により前記
複数個のマイクロプロセッサのいずれかに任意に切り替
える手段と、から構成されることを特徴とする。
マイクロプロセッサと、前記マイクロプロセッサの種別
を判別するための制御プログラム手段と、前記制御プロ
グラムのマイクロプロセッサの種別判断結果により前記
複数個のマイクロプロセッサのいずれかに任意に切り替
える手段と、から構成されることを特徴とする。
［作用コ
本発明においては、複数の外部記憶装置のいずれかより
制御プログラムが読み込まれ、制御プログラムの初期の
部分でＣＰＵの判別を行い制御プログラムに適するＣＰ
Ｕであればそのまま動作を続行し、適応しないＣＰＵで
あれば続行すべき状態をランダムアクセス・メモリ（以
下ＲＡＭという）等に保存し、ＣＰＵ切り替え制御装置
に対して指令する。ＣＰＵ切り替え制御装置は片方のＣ
ＰＵからバスのタイミングを調停しながらもう一方のＣ
ＰＵへ切り替えを行なうことができる。切り替わったＣ
ＰＵはＲＡＭ等のメモリに保存してある内容によりＣＰ
Ｕ内部を設定し、動作を継続することができる ［実施例］ 以下に本発明の実施例を示す。複数のＣＰＵのいずれで
走行しているかを検出する手段を持ち、いずれかのＣＰ
Ｕから他のいずれかのＣＰＵへ切り替えるＣＰＵ切り替
え制御装置をもち、バスのタイミングを調停してＣＰＵ
を切り替えることにより制御プログラムの要求するＣＰ
Ｕに切り替える装置を備えている。
制御プログラムが読み込まれ、制御プログラムの初期の
部分でＣＰＵの判別を行い制御プログラムに適するＣＰ
Ｕであればそのまま動作を続行し、適応しないＣＰＵで
あれば続行すべき状態をランダムアクセス・メモリ（以
下ＲＡＭという）等に保存し、ＣＰＵ切り替え制御装置
に対して指令する。ＣＰＵ切り替え制御装置は片方のＣ
ＰＵからバスのタイミングを調停しながらもう一方のＣ
ＰＵへ切り替えを行なうことができる。切り替わったＣ
ＰＵはＲＡＭ等のメモリに保存してある内容によりＣＰ
Ｕ内部を設定し、動作を継続することができる ［実施例］ 以下に本発明の実施例を示す。複数のＣＰＵのいずれで
走行しているかを検出する手段を持ち、いずれかのＣＰ
Ｕから他のいずれかのＣＰＵへ切り替えるＣＰＵ切り替
え制御装置をもち、バスのタイミングを調停してＣＰＵ
を切り替えることにより制御プログラムの要求するＣＰ
Ｕに切り替える装置を備えている。
第１図はマイクロプロセッサ制御回路の概念図である。
リードオンリーメモリのＲＯＭ （３０）は初期起動プ
ログラムを内蔵し、本体が起動するときに作動するプロ
グラムが入っている。３２はキーボード、３３は表示装
置である。 ＣＰＵ切り替え制御装置（１５）の出力
である第ＩＣＰＵセレクト信号（２０）、第２ＣＰＵセ
レクト信号（２１）、第３ＣＰＵセレクト信号（２２）
のいずれか１つがＯＮになりそれに接続された第ＩＣＰ
Ｕ（１０）、第２ＣＰＵ （１ １）あるいは第３ＣＰ
Ｕ（１２）が動作する。
ログラムを内蔵し、本体が起動するときに作動するプロ
グラムが入っている。３２はキーボード、３３は表示装
置である。 ＣＰＵ切り替え制御装置（１５）の出力
である第ＩＣＰＵセレクト信号（２０）、第２ＣＰＵセ
レクト信号（２１）、第３ＣＰＵセレクト信号（２２）
のいずれか１つがＯＮになりそれに接続された第ＩＣＰ
Ｕ（１０）、第２ＣＰＵ （１ １）あるいは第３ＣＰ
Ｕ（１２）が動作する。
外部記憶装置（４０、４１、４２）は制御プログラムを
ランダムアクセス・メモリのＲＡＭ （３ １）へ読み
込む、あるいはデータを読み書きするのに使用する。
ランダムアクセス・メモリのＲＡＭ （３ １）へ読み
込む、あるいはデータを読み書きするのに使用する。
第２図は動作手順のフローチヤ−１・を示す図である。
第ＩＣＰＵ（１０）、第２ＣＰＵ （１ １）あるい
は第３ＣＰＵ（１２）がセレクトされ、セレクトされた
ＣＰＵがＲＯＭ（３０）の初期起動プログラムを実行し
て複数の外部記憶装置（４０、４１、４２）のいずれか
より制御プログラムを読み込む（２０１）。次に制御プ
ログラムの初期の部分でＣＰＵの判別を行い（２ ０
２）、いずれのＣＰＵかの特定をおこなう。判別にはＣ
ＰＵ間の動作結果の異なる命令を用いてもよい。またＣ
ＰＵ切り替え制御装置（１５）の出力である第ＩＣＰＵ
セレクト信号（２０）、第２ＣＰＵセレクト信号（２１
）、第３ＣＰＵセレクト信号（２２）を検出してもよい
。制御プログラムの適するＣＰＵでない場合には現在の
状態をＲＡＭ（３１）へ保存し（２０３）ＣＰＵ切り替
え制御装置に指令して、ＣＰＵを切り替える（２ ０
４）。
は第３ＣＰＵ（１２）がセレクトされ、セレクトされた
ＣＰＵがＲＯＭ（３０）の初期起動プログラムを実行し
て複数の外部記憶装置（４０、４１、４２）のいずれか
より制御プログラムを読み込む（２０１）。次に制御プ
ログラムの初期の部分でＣＰＵの判別を行い（２ ０
２）、いずれのＣＰＵかの特定をおこなう。判別にはＣ
ＰＵ間の動作結果の異なる命令を用いてもよい。またＣ
ＰＵ切り替え制御装置（１５）の出力である第ＩＣＰＵ
セレクト信号（２０）、第２ＣＰＵセレクト信号（２１
）、第３ＣＰＵセレクト信号（２２）を検出してもよい
。制御プログラムの適するＣＰＵでない場合には現在の
状態をＲＡＭ（３１）へ保存し（２０３）ＣＰＵ切り替
え制御装置に指令して、ＣＰＵを切り替える（２ ０
４）。
ＣＰＵ切り替え制御装置（１５）はＣＰＵからの指令に
より起動し、ＣＰＵがアイドル状態になり（２０５）バ
ス（６０）を使用しなくなってから、ＣＰＵセレクト信
号を有効から無効へと切り替える。ＣＰＵセレクト信号
が無効になると、それに接続されているＣＰＵはバス（
６０）から切り放され、ＣＰＵは停止（２０６）する。
より起動し、ＣＰＵがアイドル状態になり（２０５）バ
ス（６０）を使用しなくなってから、ＣＰＵセレクト信
号を有効から無効へと切り替える。ＣＰＵセレクト信号
が無効になると、それに接続されているＣＰＵはバス（
６０）から切り放され、ＣＰＵは停止（２０６）する。
適するＣＰＵに接続されているＣＰＵセレクト信号を無
効から有効へと切り替える。ＣＰＵセレクト信号が有効
になるとＣＰＵはバスと接続し起動（２０７）する。そ
の後保存してあったＲＡＭ（３１）の内容を読み（２０
８）、ＣＰＵの内部状態を設定し（２０９）、制御プロ
グラムを実行（２１０）してアプリケーションを実行（
２１１）ｂ、初期の目的を遂げることができる。
効から有効へと切り替える。ＣＰＵセレクト信号が有効
になるとＣＰＵはバスと接続し起動（２０７）する。そ
の後保存してあったＲＡＭ（３１）の内容を読み（２０
８）、ＣＰＵの内部状態を設定し（２０９）、制御プロ
グラムを実行（２１０）してアプリケーションを実行（
２１１）ｂ、初期の目的を遂げることができる。
以上、ＣＰＵとＣＰＵセレクト信号が３組の場合を説明
したが２組以上であれば本発明の本質は変わるところは
ない。
したが２組以上であれば本発明の本質は変わるところは
ない。
次にＣＰＵとして米国インテル社の８０８６ＣＰＵと８
０２８６ＣＰＵと８０３８６ＣＰＵを例にとり、また制
御プログラムとしては、米国マイクロソフト社のディス
ク・オペレイテイング・システム（以後 ＳＯＦＴ１と
称す）と、同社のオペレイティングφシステム２（以後
ＳＯＦＴ２と称す）と、同社の制御プログラムとして
複数のプログラムを同時に動作させる８０３８６ＣＰＵ
用ウィンドウズ（以後 ＳＯＦＴ３と称す）、の場合を
具体例として説明する。
０２８６ＣＰＵと８０３８６ＣＰＵを例にとり、また制
御プログラムとしては、米国マイクロソフト社のディス
ク・オペレイテイング・システム（以後 ＳＯＦＴ１と
称す）と、同社のオペレイティングφシステム２（以後
ＳＯＦＴ２と称す）と、同社の制御プログラムとして
複数のプログラムを同時に動作させる８０３８６ＣＰＵ
用ウィンドウズ（以後 ＳＯＦＴ３と称す）、の場合を
具体例として説明する。
ＳＯＦＴ３は８０８６ＣＰＵ，８０２８６ＣＰＵの場合
には動作せず８０３８６ＣＰＵて動作する。そこで制御
プログラムＳＯＦＴ３の初期の部分でＣＰＵを判別する
。
には動作せず８０３８６ＣＰＵて動作する。そこで制御
プログラムＳＯＦＴ３の初期の部分でＣＰＵを判別する
。
これには
ＰＵＳＨ ＳＰ
命令の動作結果が異なることにより８０８６ＣＰＵとそ
れ以外のＣＰＵを判別する。
れ以外のＣＰＵを判別する。
第３図にその流れ図を示しており、
ＰＵＳＨ ＳＰ
命令の後、
ＰＯＰ ＢＰ
命令をＣＰＵが実行（３０１）する。その後ＳＰレジス
タとＢＰレジスタを比較（３０２）することにより、等
しくなければ８０８６ＣＰＵと判断する（３０４）こと
ができ、等しければ８０２８６ＣＰＵあるいは８０３８
６ＣＰＵと判断する（３０３）ことができる。
タとＢＰレジスタを比較（３０２）することにより、等
しくなければ８０８６ＣＰＵと判断する（３０４）こと
ができ、等しければ８０２８６ＣＰＵあるいは８０３８
６ＣＰＵと判断する（３０３）ことができる。
８０２８６ＣＰＵと８０３８６ＣＰＵかの判断は
ＬＯＣＫ ＭＯＶ ＡＸ． ０
命令により不法命令例外割込が起きれば８０３８６ＣＰ
Ｕで、起きなければ８０２８６ＣＰＵであると判別する
。
Ｕで、起きなければ８０２８６ＣＰＵであると判別する
。
第４図にその流れ図を示す。不法命令例外割込ベクタを
設定（４０ｌ）し、 ＬＯＣＫ ＭＯＶ ＡＸ．０ 命令を実行する（４０２）。その結果不法命令例外割込
が起きなければ８０２８６ＣＰＵ （４０４）、不法命
令例外割込が起きれば８０３８６ＣＰＵと判断（４０５
）する。
設定（４０ｌ）し、 ＬＯＣＫ ＭＯＶ ＡＸ．０ 命令を実行する（４０２）。その結果不法命令例外割込
が起きなければ８０２８６ＣＰＵ （４０４）、不法命
令例外割込が起きれば８０３８６ＣＰＵと判断（４０５
）する。
このようにして現在実行しているＣＰＵは何かを判断し
、その結果８０８６ＣＰＵあるいは８０２８６ＣＰＵで
あればＲＡＭ（３１）にその状態を記録し、ＣＰＵ切り
替え制御装置（１５）にＣＰＵを切り替えるよう指令す
る。このＣＰＵはその後アイドル状態になる。アイドル
状態になることによりバス（６０）は使用されなくなる
。ＣＰＵ切り替え制御装置は前記ＣＰＵセレクト信号を
有効より無効にする。無効にすることにより前記ＣＰＵ
は停止し、バスは前記ＣＰＵより切り放される。ＣＰＵ
切り替え制御装置（１５）はバス（６０）が前記ＣＰＵ
から切り放されたことにより、８０３８６ＣＰＵセレク
ト信号を無効から有効にする。前記有効にすることによ
り８０３８６ＣＰＵは起動し、バス（６０）と接続する
。８０３８６ＣＰＵはＲＡＭ（３１）の内容によりＣＰ
Ｕ内部の設定を行い、制御プログラムＳＯＦＴ３の初期
部分の処理を続行する。
、その結果８０８６ＣＰＵあるいは８０２８６ＣＰＵで
あればＲＡＭ（３１）にその状態を記録し、ＣＰＵ切り
替え制御装置（１５）にＣＰＵを切り替えるよう指令す
る。このＣＰＵはその後アイドル状態になる。アイドル
状態になることによりバス（６０）は使用されなくなる
。ＣＰＵ切り替え制御装置は前記ＣＰＵセレクト信号を
有効より無効にする。無効にすることにより前記ＣＰＵ
は停止し、バスは前記ＣＰＵより切り放される。ＣＰＵ
切り替え制御装置（１５）はバス（６０）が前記ＣＰＵ
から切り放されたことにより、８０３８６ＣＰＵセレク
ト信号を無効から有効にする。前記有効にすることによ
り８０３８６ＣＰＵは起動し、バス（６０）と接続する
。８０３８６ＣＰＵはＲＡＭ（３１）の内容によりＣＰ
Ｕ内部の設定を行い、制御プログラムＳＯＦＴ３の初期
部分の処理を続行する。
このことにより制御プログラムＳＯＦＴ３を８０３８６
ＣＰＵて動作させることが可能となる。
ＣＰＵて動作させることが可能となる。
制御プログラムＳＯＦＴ２のときは８０２８６ＣＰＵに
、ＳＯＦＴ １のときは８０８６ＣＰＵに切り替えて動
作させうろことも以上の説明から自明である。
、ＳＯＦＴ １のときは８０８６ＣＰＵに切り替えて動
作させうろことも以上の説明から自明である。
［発明の効果コ
以上、本発明によればマイクロプロセッサ制御装置をコ
ンピュータに組み込むことにより、マイクロプロセッサ
用に作られた制御ソフトウェアをＣＰＵ切り替えスイッ
チを用いることなく実行することができ、大幅に利便性
を向上させることができる。
ンピュータに組み込むことにより、マイクロプロセッサ
用に作られた制御ソフトウェアをＣＰＵ切り替えスイッ
チを用いることなく実行することができ、大幅に利便性
を向上させることができる。
第１図は本発明による略図であって、マイクロプロセッ
サ制御回路の概念図。 第２図は本発明による動作手順のフローチャートを示す
図。 第３図は本発明による具体的実施例における８０８６Ｃ
ＰＵとそれ以外のＣＰＵ判別方法のフローチャートを示
す図。 第４図は具体的実施例における８０２８６ＣＰＵと８０
３８６ＣＰＵの判別方法を示す図。 １０：第ＩＣＰＵ １１：第２ＣＰＵ １２：第３ＣＰＵ １５：ＣＰＵ切り替え制御装置 ２０：第ＩＣＰＵセレクト信号 ２１：第２ＣＰＵセレク１・信号 ２２：第ａｃｐｕセレクト信号 ３０：ＲＯＭ ３１ ： ＲＡＭ ３２：キーボード ３３：表示装置 ４０、４１、４２：外部記憶装置 第１図 ６０：バス 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三郎 他１名 第２図
サ制御回路の概念図。 第２図は本発明による動作手順のフローチャートを示す
図。 第３図は本発明による具体的実施例における８０８６Ｃ
ＰＵとそれ以外のＣＰＵ判別方法のフローチャートを示
す図。 第４図は具体的実施例における８０２８６ＣＰＵと８０
３８６ＣＰＵの判別方法を示す図。 １０：第ＩＣＰＵ １１：第２ＣＰＵ １２：第３ＣＰＵ １５：ＣＰＵ切り替え制御装置 ２０：第ＩＣＰＵセレクト信号 ２１：第２ＣＰＵセレク１・信号 ２２：第ａｃｐｕセレクト信号 ３０：ＲＯＭ ３１ ： ＲＡＭ ３２：キーボード ３３：表示装置 ４０、４１、４２：外部記憶装置 第１図 ６０：バス 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三郎 他１名 第２図
Claims (1)
- 【特許請求の範囲】 オブジェクトコードの互換性がある複数個のマイクロプ
ロセッサと、 前記マイクロプロセッサの種別を判別するための制御プ
ログラム手段と、 前記制御プログラムのマイクロプロセッサの種別判断結
果により前記複数個のマイクロプロセッサのいずれかに
任意に切り替える手段と、 から構成されることを特徴とするマイクロプロセッサ制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11460289A JPH02293962A (ja) | 1989-05-08 | 1989-05-08 | マイクロプロセッサ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11460289A JPH02293962A (ja) | 1989-05-08 | 1989-05-08 | マイクロプロセッサ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02293962A true JPH02293962A (ja) | 1990-12-05 |
Family
ID=14641962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11460289A Pending JPH02293962A (ja) | 1989-05-08 | 1989-05-08 | マイクロプロセッサ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02293962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124194A (ja) * | 1992-02-12 | 1994-05-06 | Samsung Electron Co Ltd | Ｃｐｕロジックの自動切換装置 |
-
1989
- 1989-05-08 JP JP11460289A patent/JPH02293962A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124194A (ja) * | 1992-02-12 | 1994-05-06 | Samsung Electron Co Ltd | Ｃｐｕロジックの自動切換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990015738A (ko) | 터치패드 입력 제어기능을 갖는 휴대형 컴퓨터 | |
| JP2004005466A (ja) | 保護モードマイクロプロセッサ及びハードディスクのための中断及び再開機能とアイドルモードとを実現する装置および方法 | |
| JPH08202563A (ja) | コンピュータシステム | |
| JP4343795B2 (ja) | データ処理装置および方法 | |
| US5974261A (en) | Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability | |
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| KR960035262A (ko) | 데이터 처리 시스템에서 인터럽트 대기의 선택적인 제어를 위한 방법과 장치 | |
| US6125236A (en) | Method and apparatus for providing user control of multimedia parameters | |
| JP2004086617A (ja) | バックアップ装置 | |
| JP2723847B2 (ja) | マイクロプロセッサ | |
| JPH0431625Y2 (ja) | ||
| JP3579129B2 (ja) | ポータブルコンピュータ | |
| JP2658048B2 (ja) | 情報入力装置 | |
| JP3052595B2 (ja) | 計算機冗長制御方式 | |
| JP2002333946A (ja) | プログラマブル表示器 | |
| JPH05257815A (ja) | 中央処理装置 | |
| JPH0381831A (ja) | マイクロコンピュータの割り込み動作装置 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JPH06161624A (ja) | 割り込み制御方法 | |
| JP3299117B2 (ja) | 情報処理装置 | |
| JPH0211933B2 (ja) | ||
| JPH10149232A (ja) | 電源断時におけるシステム処理要求方式 | |
| JPH08194570A (ja) | キースキャン回路 | |
| JPH03231393A (ja) | Ｉｃカード |