JPH02294121A - 並直列変換符号化情報信号復号方法 - Google Patents
並直列変換符号化情報信号復号方法Info
- Publication number
- JPH02294121A JPH02294121A JP1115381A JP11538189A JPH02294121A JP H02294121 A JPH02294121 A JP H02294121A JP 1115381 A JP1115381 A JP 1115381A JP 11538189 A JP11538189 A JP 11538189A JP H02294121 A JPH02294121 A JP H02294121A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- information signal
- clock
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高品位テレビジョン信号などの情報信号を例
えば８ビットに符号化して並直列変換した時系列信号を
伝送し、直並列変換して復号する並直列変換符号化情報
信号伝送方式に関し、特に、復号器入力インターフェー
スの改良によりこの種並直列変換による時系列符号化信
号の伝送を簡易に行ない得るようにしたものである。
えば８ビットに符号化して並直列変換した時系列信号を
伝送し、直並列変換して復号する並直列変換符号化情報
信号伝送方式に関し、特に、復号器入力インターフェー
スの改良によりこの種並直列変換による時系列符号化信
号の伝送を簡易に行ない得るようにしたものである。
（発明の概要）
本発明は、高品位テレビジョン信号などの情報信号を例
えば８ビットに符号化して並直列変換した時系列信号を
伝送する際に、復号時の位相ロックを確保するためにフ
レーム゛同期などを追加して時系列符号化信号を複雑化
する要なく、単純に並直列変換して時系列化伝送を行な
い得るように、復号器が正常に動作して復号が適正に行
なわれるようになるまでは、復号器における位相ロック
外れの状況に応じて直並列変換のクロック位相を適切な
周期で１ビットずつずらすようにしたものである。
えば８ビットに符号化して並直列変換した時系列信号を
伝送する際に、復号時の位相ロックを確保するためにフ
レーム゛同期などを追加して時系列符号化信号を複雑化
する要なく、単純に並直列変換して時系列化伝送を行な
い得るように、復号器が正常に動作して復号が適正に行
なわれるようになるまでは、復号器における位相ロック
外れの状況に応じて直並列変換のクロック位相を適切な
周期で１ビットずつずらすようにしたものである。
（従来の技術）
一般に、いわゆるＦＩＵＳＥ信号など高情細度の高品位
テレビジョン信号をディジタル形式で符号化伝送する場
合には、通例、例えばクロック周波数１６．２ ＭＨｚ
でサンプルした画素信号を８ビットに符号化して伝送す
る。かかる８ビットの符号化信号を８本のラインを用い
て並列に伝送する場合にはクロック位相に関して何ら問
題は生じないが、８ビットを時間順次に時系列化して１
本のラインにより直列伝送する場合、すなわち、搬送波
を変調して伝送する場合には、８ビットを単純に時系列
化し、１６．２Ｘ ８ ＝１２９．６ ＭＳ／Ｓのクロ
ツク周波数によるビット・ストリーム信号の形態に変換
しただけで伝送したのでは、つぎのような問題点が生ず
る。
テレビジョン信号をディジタル形式で符号化伝送する場
合には、通例、例えばクロック周波数１６．２ ＭＨｚ
でサンプルした画素信号を８ビットに符号化して伝送す
る。かかる８ビットの符号化信号を８本のラインを用い
て並列に伝送する場合にはクロック位相に関して何ら問
題は生じないが、８ビットを時間順次に時系列化して１
本のラインにより直列伝送する場合、すなわち、搬送波
を変調して伝送する場合には、８ビットを単純に時系列
化し、１６．２Ｘ ８ ＝１２９．６ ＭＳ／Ｓのクロ
ツク周波数によるビット・ストリーム信号の形態に変換
しただけで伝送したのでは、つぎのような問題点が生ず
る。
（１）時系列伝送信号から直接に伝送クロックを抽出す
ることの困難性 （２）一連の時系列に直列化した時系列信号における各
ビットの重要性順位、すなわち、どのビットが画素信号
など単位の情報信号に対応する８ビット中の最重要位ビ
ット、すなわち、いわゆるＭＳＢであるかを示すフレー
ム／ワード同期信号が時系列信号に付加されていないた
めに、適正な８ビットずつに区画して時系列信号を適正
に並列化して復号することの困難性 したがって、従来は、上述した困難性を排除して並直列
変換時系列信号伝送の問題点を除去するために、符号化
情報信号を並直列変換して時系列化する際に、フレーム
同期信号を追加挿入して適正な８ビットずつの区画を容
易にするとともに、各画素間の相関性の強い画像信号を
符号化した場合などに生じ易い同一ビットの連続による
時系列信号からの伝送クロック抽出の困難性を排除する
ためのビットの正負の間欠的反転などのスクランブルを
時系列信号に施すようにしていた。
ることの困難性 （２）一連の時系列に直列化した時系列信号における各
ビットの重要性順位、すなわち、どのビットが画素信号
など単位の情報信号に対応する８ビット中の最重要位ビ
ット、すなわち、いわゆるＭＳＢであるかを示すフレー
ム／ワード同期信号が時系列信号に付加されていないた
めに、適正な８ビットずつに区画して時系列信号を適正
に並列化して復号することの困難性 したがって、従来は、上述した困難性を排除して並直列
変換時系列信号伝送の問題点を除去するために、符号化
情報信号を並直列変換して時系列化する際に、フレーム
同期信号を追加挿入して適正な８ビットずつの区画を容
易にするとともに、各画素間の相関性の強い画像信号を
符号化した場合などに生じ易い同一ビットの連続による
時系列信号からの伝送クロック抽出の困難性を排除する
ためのビットの正負の間欠的反転などのスクランブルを
時系列信号に施すようにしていた。
（発明が解決しようとする課題）
しかしながら、並直列変換により形成した時系列符号化
情報信号に復号時のクロック位相ロック確保のためにフ
レーム同期信号を追加挿入するには、伝送信号複雑化の
ほかに、送信側の符号化回路構成を著しく複雑化するこ
とになり、また、受信側の復号に大規模な直並列変換回
路を用いる必要があるなど、並直列変換符号化情報信号
伝送系を大幅に複雑化することになり、このように複雑
化する時系列符号化信号伝送系の簡単化が従来の課題と
なっていた。
情報信号に復号時のクロック位相ロック確保のためにフ
レーム同期信号を追加挿入するには、伝送信号複雑化の
ほかに、送信側の符号化回路構成を著しく複雑化するこ
とになり、また、受信側の復号に大規模な直並列変換回
路を用いる必要があるなど、並直列変換符号化情報信号
伝送系を大幅に複雑化することになり、このように複雑
化する時系列符号化信号伝送系の簡単化が従来の課題と
なっていた。
（課題を解決するための手段）
本発明の目的はぐ上述した従来の課題を解決し、高品位
テレビジョン信号などの情報信号を符号化してディジタ
ル伝送する際に、単位情報毎に複数ビットに符号化した
情報信号を並直列変換し、時系列信号の形態にしてディ
ジタル伝送するにあたり、伝送時系列信号の伝送形態、
したがって、符号化回路および復号回路の構成を複雑化
することなく、符号化情報に単純な並直列変換を施すの
みでそのディジタル伝送を達成し得るようにした並直列
変換符号化情報信号伝送方式を提供することにある。
テレビジョン信号などの情報信号を符号化してディジタ
ル伝送する際に、単位情報毎に複数ビットに符号化した
情報信号を並直列変換し、時系列信号の形態にしてディ
ジタル伝送するにあたり、伝送時系列信号の伝送形態、
したがって、符号化回路および復号回路の構成を複雑化
することなく、符号化情報に単純な並直列変換を施すの
みでそのディジタル伝送を達成し得るようにした並直列
変換符号化情報信号伝送方式を提供することにある。
すなわち、本発明並直列変換符号化情報信号伝送方式は
、複数ビット構成の符号化情報信号に機械的に単純な並
直列変換のみを施してディジタル伝送し、復号時に生ず
るクロック位相のロック外れは、復号動作が正常化する
まではクロック位相を少しずつずらすことによって解消
するようにし７たものであり、単位情報毎に複数ビット
に符号化した情報信号を並直列変換して形成した時系列
符号化情報信号を送信するとともに、受信した前記時系
列符号化情報信号を直並列変換して前記情報信号を単位
情報毎に復号するにあたり、前記時系列符号化情報信号
を直並列変換する順次の前記複数ビットの位相を、前記
情報信号復号の結果の適否に応じ、所定の周期で順次に
１ビットずつずらすようにしたことを特徴とす゜るもの
である。
、複数ビット構成の符号化情報信号に機械的に単純な並
直列変換のみを施してディジタル伝送し、復号時に生ず
るクロック位相のロック外れは、復号動作が正常化する
まではクロック位相を少しずつずらすことによって解消
するようにし７たものであり、単位情報毎に複数ビット
に符号化した情報信号を並直列変換して形成した時系列
符号化情報信号を送信するとともに、受信した前記時系
列符号化情報信号を直並列変換して前記情報信号を単位
情報毎に復号するにあたり、前記時系列符号化情報信号
を直並列変換する順次の前記複数ビットの位相を、前記
情報信号復号の結果の適否に応じ、所定の周期で順次に
１ビットずつずらすようにしたことを特徴とす゜るもの
である。
（作 用）
したがって、本発明によれば、符号化情報信号のディジ
タル伝送における復号時のクロック位相ロック確保のた
めの余計な信号を付加することなく、符号化情報信号を
単純に並直列変換して伝送用時系列信号を形成すること
ができ、符号化情報信号伝送系全体を簡素化することが
可能となる．（実施例） 以下に図面を参照して実施例につき本発明を詳細に説明
する。
タル伝送における復号時のクロック位相ロック確保のた
めの余計な信号を付加することなく、符号化情報信号を
単純に並直列変換して伝送用時系列信号を形成すること
ができ、符号化情報信号伝送系全体を簡素化することが
可能となる．（実施例） 以下に図面を参照して実施例につき本発明を詳細に説明
する。
本発明方式により例えば高品位テレビジョン画像信号を
ディジタル伝送する場合には、前述したように符号化画
像信号のディジタル伝送における相関性に基づく同一ビ
ットの連続を避けて伝送クロックの抽出を容易ににする
ために、８ビト構成の画素ディジットにおける最重要位
ビット（κＳＢ）と第４位ビットとを除き、他の全ての
ビットを反転させて並直列変換を施し、その送出は最低
位ビット（ＬＳＢ）から行なうようにする。
ディジタル伝送する場合には、前述したように符号化画
像信号のディジタル伝送における相関性に基づく同一ビ
ットの連続を避けて伝送クロックの抽出を容易ににする
ために、８ビト構成の画素ディジットにおける最重要位
ビット（κＳＢ）と第４位ビットとを除き、他の全ての
ビットを反転させて並直列変換を施し、その送出は最低
位ビット（ＬＳＢ）から行なうようにする。
上述のようにして並直列変換して形成した時系列符号化
信号を並列符号化信号に復元する直並列変換回路の基本
構成を第１図に示す。図には単位情報に対応した８ビッ
トを適正に区画するタイミングで時系列符号化信号を並
列化する状態を示してあり、８ビット゛の符号化情報信
号をＬＳＢから順次に１２９．６ ？ＩＳ／Ｓの伝送ク
ロックでシフトシレスタ（ＳＲ） １に入力したタイミ
ングで、各ビットを並列に読出し、Ｄ−レジスタ群（Ｒ
）２に１６．２ Ｍｌｌｚのサンプル・クロックで並列
符号化情報信号を読出すように動作する。
信号を並列符号化信号に復元する直並列変換回路の基本
構成を第１図に示す。図には単位情報に対応した８ビッ
トを適正に区画するタイミングで時系列符号化信号を並
列化する状態を示してあり、８ビット゛の符号化情報信
号をＬＳＢから順次に１２９．６ ？ＩＳ／Ｓの伝送ク
ロックでシフトシレスタ（ＳＲ） １に入力したタイミ
ングで、各ビットを並列に読出し、Ｄ−レジスタ群（Ｒ
）２に１６．２ Ｍｌｌｚのサンプル・クロックで並列
符号化情報信号を読出すように動作する。
上述のようにシフトレジスタ（ＳＲ）１に入力した時系
列符号化信号の８ビットを並列に読出すタイミングが適
切でないと、第２図に示すように、誤った配列の８ビッ
トからなる並列符号化信号が読出されることになる。図
示の例は、シフトレジスタ（ＳＲ） １に入力した時系
列符号化信号の８ビットを並列に読出すタイミングが１
伝送クロック分だけずれている場合の例であり、この場
合には、シフトレジスタ（ＳＲ）１に対する時系列符号
化信号の入力を駆動する１２９．６ ＭＳ／Ｓの伝送ク
ロック信号を１クロック分だけ停止させると、その次の
クロックタイミングからは適正な区画で並列読出しが行
なわれるようになる。さらに、２クロック分だＣ けタイミングがずれている場合には２クロック分だけ伝
送クロック信号を停止させ、以下同様にすれば、並列読
出しのタイミングがどのようにずれている場合にも適正
化することができる。
列符号化信号の８ビットを並列に読出すタイミングが適
切でないと、第２図に示すように、誤った配列の８ビッ
トからなる並列符号化信号が読出されることになる。図
示の例は、シフトレジスタ（ＳＲ） １に入力した時系
列符号化信号の８ビットを並列に読出すタイミングが１
伝送クロック分だけずれている場合の例であり、この場
合には、シフトレジスタ（ＳＲ）１に対する時系列符号
化信号の入力を駆動する１２９．６ ＭＳ／Ｓの伝送ク
ロック信号を１クロック分だけ停止させると、その次の
クロックタイミングからは適正な区画で並列読出しが行
なわれるようになる。さらに、２クロック分だＣ けタイミングがずれている場合には２クロック分だけ伝
送クロック信号を停止させ、以下同様にすれば、並列読
出しのタイミングがどのようにずれている場合にも適正
化することができる。
さて、符号化信号伝送系の復号器入力インターフェース
において上述のようにして直並列変換を行なうと、前述
したようにＭＳＢおよび第４位ビットを除く全ビットを
反転させた符号化画像信号におけるフレームパルスおよ
びコントロールコードの部分のハイレベルおよびローレ
ベルは、１６進符号で表わすと、それぞれ第３図に示す
ようにＥＦおよび１０であったものが、それぞれ、８０
および７Ｆになる。
において上述のようにして直並列変換を行なうと、前述
したようにＭＳＢおよび第４位ビットを除く全ビットを
反転させた符号化画像信号におけるフレームパルスおよ
びコントロールコードの部分のハイレベルおよびローレ
ベルは、１６進符号で表わすと、それぞれ第３図に示す
ようにＥＦおよび１０であったものが、それぞれ、８０
および７Ｆになる。
上述したように、第１図示の回路構成により時系列符号
化信号に直並列変換を施す際に、シフトレジスタ（ＳＲ
）１からの並列読出しが適正なタイミングで行なわれた
ときには、適正な並列符号化信号を復号し得るが、並列
読出しのタイミングが適正でなかったときには、ＭＳＢ
自体から誤った配列の符号化信号が読出されることにな
る。
化信号に直並列変換を施す際に、シフトレジスタ（ＳＲ
）１からの並列読出しが適正なタイミングで行なわれた
ときには、適正な並列符号化信号を復号し得るが、並列
読出しのタイミングが適正でなかったときには、ＭＳＢ
自体から誤った配列の符号化信号が読出されることにな
る。
上述のように、デコーダ・インターフェースにおける直
並列変換回路から得た符号化画像信号のフレーム・パル
ス、コントロール・コード等のハイレベルおよびローレ
レベルの少な《とも一方が誤った配列の８ビットからな
っていた場合には、符号化画像信号の正常な復号は行な
われず、少なくとも、コントロール・コード信号にはコ
ード誤りが生じ、また、位相ロック・ループ（ＰＬＬ）
系にはロック外れが生ずることになる。
並列変換回路から得た符号化画像信号のフレーム・パル
ス、コントロール・コード等のハイレベルおよびローレ
レベルの少な《とも一方が誤った配列の８ビットからな
っていた場合には、符号化画像信号の正常な復号は行な
われず、少なくとも、コントロール・コード信号にはコ
ード誤りが生じ、また、位相ロック・ループ（ＰＬＬ）
系にはロック外れが生ずることになる。
したがって、復号器から得た高品位テレビジョン画像信
号などの情報信号が誤りを示す場合には、１符号フレー
ムに１回ずつ、あるいは、数符号フレームに１回ずつ、
復号器の措成などによって異なる適切な周期で、第１図
示の構成におけるシフトレジスタ（ＳＲ）ｌを駆動する
伝送クロック信号を停止させ、シフトレジスタ（ＳＲ）
１内における時系列符号化信号の８ビットの位置関係を
１ビット分ずつずらして適正な区画の８ビットを並列続
出しして、正常な情報信号を復元し得る適正な並列読出
しのタイミングを探せば、フレーム同期信号を付加して
ない単純な時系列符号化情報信号であっても、適正な直
並列変換を施して、正常な情報信号を復元することがで
きる。
号などの情報信号が誤りを示す場合には、１符号フレー
ムに１回ずつ、あるいは、数符号フレームに１回ずつ、
復号器の措成などによって異なる適切な周期で、第１図
示の構成におけるシフトレジスタ（ＳＲ）ｌを駆動する
伝送クロック信号を停止させ、シフトレジスタ（ＳＲ）
１内における時系列符号化信号の８ビットの位置関係を
１ビット分ずつずらして適正な区画の８ビットを並列続
出しして、正常な情報信号を復元し得る適正な並列読出
しのタイミングを探せば、フレーム同期信号を付加して
ない単純な時系列符号化情報信号であっても、適正な直
並列変換を施して、正常な情報信号を復元することがで
きる。
なお、例えば高品位テレビジョン信号が復号器によって
正常に復元されているか否かは、位相ロック・ループ（
ＰＬＬ）系の位相ロックが外れているか否か、あるいは
、コントロール信号が適正に再現されているか否か、な
どによって適切に判断することが可能である。
正常に復元されているか否かは、位相ロック・ループ（
ＰＬＬ）系の位相ロックが外れているか否か、あるいは
、コントロール信号が適正に再現されているか否か、な
どによって適切に判断することが可能である。
したがって、本発明方式により時系列符号化情報信号を
並列符号化情報信号に復元する直並列変換回路の具体的
構成は例えば第４図に示すようになる。
並列符号化情報信号に復元する直並列変換回路の具体的
構成は例えば第４図に示すようになる。
図示の構成におけるシフトレジスタ（ＳＲ）１とレジス
タ（Ｒ）２との組合わせは第１図に示した基本構成と全
く同一であり、レジスタ（Ｒ）２の並列出力符号化信号
をデコーダ３に供給して所要の復号処理を施し、例えば
裔品位テレビジョン画像信号などの復号出力情報信号を
取出す。
タ（Ｒ）２との組合わせは第１図に示した基本構成と全
く同一であり、レジスタ（Ｒ）２の並列出力符号化信号
をデコーダ３に供給して所要の復号処理を施し、例えば
裔品位テレビジョン画像信号などの復号出力情報信号を
取出す。
しかして、その復号出力情報信号にクロック位相ロック
外れに起因してデータエラーが生じた場合には、デコー
ダ３内に備えた慣用のエラー検出手段によるエラー検出
に応じて発生した位相ロック外れ信号および符号フレー
ムパルスをコントローラ３に供給し、そのコントローラ
３においては、例えば１フレームもしくは数フレームと
する所定の周期でクロック停止指令信号を送出してＮＡ
ＮＤ回路６に供給する。そのＮＡＮＤ回路６には、デコ
ーダ３からフレームパルスＦＰおよびそのフレームパル
スＦＰをＤ−レジスタすなわちＤ−フリップフロップ４
に導いてそのＱ出力として得られる遅延反転パルスをも
供給してそれらの組合わせによって細めたフレームパル
スと上述したクロック停止指令信号とのＮＡＮＤ回路６
を介した協働により、１クロック期間だけクロック信号
の供給を停止させるインヒビット信号“０″を発生させ
てＡＮＤ回路７に供給する。そのＡＮＤ回路７には、電
圧制御発振器（ＶＣＯ） ８から周波数（１６．２ ｘ
８ ） ＝１２９．６ Ｍｌｌｚの伝送クロック信号を
供給し、このＡＮＤ回路７を介し、シフトレジスタ（Ｓ
Ｒ）１のクロック入力端子（ＣＫ）に印加してそのシフ
トレジスタ（ＳＲ） １を駆動している。したがって、
ＡＮＤ回路７にインヒビット信号“０″が供給されると
、その供給に応じてシフトレジスタ（ＳＲ） １を駆動
する伝送クロック信号の印加が１クロック期間だけ停止
され、その結果、シフトレジスタ（ＳＲ）１からの並列
読出しのクロック位相が１クロック分だけずれることに
なり、前述したような並列読出しクロック位相の修正が
行なわれる。
外れに起因してデータエラーが生じた場合には、デコー
ダ３内に備えた慣用のエラー検出手段によるエラー検出
に応じて発生した位相ロック外れ信号および符号フレー
ムパルスをコントローラ３に供給し、そのコントローラ
３においては、例えば１フレームもしくは数フレームと
する所定の周期でクロック停止指令信号を送出してＮＡ
ＮＤ回路６に供給する。そのＮＡＮＤ回路６には、デコ
ーダ３からフレームパルスＦＰおよびそのフレームパル
スＦＰをＤ−レジスタすなわちＤ−フリップフロップ４
に導いてそのＱ出力として得られる遅延反転パルスをも
供給してそれらの組合わせによって細めたフレームパル
スと上述したクロック停止指令信号とのＮＡＮＤ回路６
を介した協働により、１クロック期間だけクロック信号
の供給を停止させるインヒビット信号“０″を発生させ
てＡＮＤ回路７に供給する。そのＡＮＤ回路７には、電
圧制御発振器（ＶＣＯ） ８から周波数（１６．２ ｘ
８ ） ＝１２９．６ Ｍｌｌｚの伝送クロック信号を
供給し、このＡＮＤ回路７を介し、シフトレジスタ（Ｓ
Ｒ）１のクロック入力端子（ＣＫ）に印加してそのシフ
トレジスタ（ＳＲ） １を駆動している。したがって、
ＡＮＤ回路７にインヒビット信号“０″が供給されると
、その供給に応じてシフトレジスタ（ＳＲ） １を駆動
する伝送クロック信号の印加が１クロック期間だけ停止
され、その結果、シフトレジスタ（ＳＲ）１からの並列
読出しのクロック位相が１クロック分だけずれることに
なり、前述したような並列読出しクロック位相の修正が
行なわれる。
なお、第４図示の構成による直並列変換回路においては
、電圧制御発振器（ＶＣＯ）８からの１２９．６ ＭＨ
ｚの伝送クロック信号の位相制御を二様に行なっており
、デコーダ３における復号動作に対するクロック位相の
ロックが外れて上述したようなクロック位相の修正が行
なわれている間においては、直列入力、すなわち、時系
列符号化伝送信号中に含まれている周波数（１６．２Ｘ
４ ） ＝６２．８ ＭＨｚのクロック成分をフィル
タ１０により抽出して位相比較器（ＰＤ）１１に供給し
、電圧制御発振器（ＶＣＯ）８からの周波数１２９．６
ＭＨｚのクロック信号を１７２分周器９を介して供給
した半分周成分との位相比較出力を切換えスイッチ（Ｓ
）１２を介して電圧制御発振器（ＶＣＯ） ８に帰還し
て制御するのに対し、テコーダ３における復号動作に対
して適正なクロック位相ロックが行なわれて正常な復号
出力が得られる状態においては、テコーダ３内で発生さ
せた周波数１６．２ ＭＨ２のサンプル・クロック信号
を他の位相比較器（ＰＤ）１４に供給し、電圧制御発振
器（ＶＣＯ）８からの周波数１２９．６ ＭＨｚのクロ
ック信号を１７８分周器１３を介して供給した１７８分
周成分との位相比較出力を切換えスイッチ（Ｓ）１２を
介して電圧制御発振器（ＶＣＯ） ８に帰還して制御す
る。
、電圧制御発振器（ＶＣＯ）８からの１２９．６ ＭＨ
ｚの伝送クロック信号の位相制御を二様に行なっており
、デコーダ３における復号動作に対するクロック位相の
ロックが外れて上述したようなクロック位相の修正が行
なわれている間においては、直列入力、すなわち、時系
列符号化伝送信号中に含まれている周波数（１６．２Ｘ
４ ） ＝６２．８ ＭＨｚのクロック成分をフィル
タ１０により抽出して位相比較器（ＰＤ）１１に供給し
、電圧制御発振器（ＶＣＯ）８からの周波数１２９．６
ＭＨｚのクロック信号を１７２分周器９を介して供給
した半分周成分との位相比較出力を切換えスイッチ（Ｓ
）１２を介して電圧制御発振器（ＶＣＯ） ８に帰還し
て制御するのに対し、テコーダ３における復号動作に対
して適正なクロック位相ロックが行なわれて正常な復号
出力が得られる状態においては、テコーダ３内で発生さ
せた周波数１６．２ ＭＨ２のサンプル・クロック信号
を他の位相比較器（ＰＤ）１４に供給し、電圧制御発振
器（ＶＣＯ）８からの周波数１２９．６ ＭＨｚのクロ
ック信号を１７８分周器１３を介して供給した１７８分
周成分との位相比較出力を切換えスイッチ（Ｓ）１２を
介して電圧制御発振器（ＶＣＯ） ８に帰還して制御す
る。
しかして、上述のようにシフトレジスタ（ＳＲ）１を駆
動する伝送クロック信号の位相制御を二様に行なう理由
は、前者の時系列符号化伝送信号から抽出したクロック
成分による位相制御は、その伝送信号には、必ずしも、
クロック成分の抽出を容易にするスクランブルが施され
てはいないので、クロック位相ロックの精度が低くなり
易く、場合によってはデータ取込みにエラーが発生する
虞れがあるので、本発明方法により伝送クロックの位相
ロックが達成された状態においては、後者のデコーダ内
発生クロック信号に位相ロックするようにした方が高い
信鯨度を確保し得るがためである．（発明の効果） 以上の説明から明らかなとおり、本発明によれば、符号
化情報信号のディジタル伝送における復号時のクロック
位相ロック確保のための余計な信号を付加することなく
、符号化情報信号を単純に並直列変換して伝送用時系列
信号を形成することができ、符号化情報信号伝送系全体
の構成を簡素化し得るという格別の効果が得られる。
動する伝送クロック信号の位相制御を二様に行なう理由
は、前者の時系列符号化伝送信号から抽出したクロック
成分による位相制御は、その伝送信号には、必ずしも、
クロック成分の抽出を容易にするスクランブルが施され
てはいないので、クロック位相ロックの精度が低くなり
易く、場合によってはデータ取込みにエラーが発生する
虞れがあるので、本発明方法により伝送クロックの位相
ロックが達成された状態においては、後者のデコーダ内
発生クロック信号に位相ロックするようにした方が高い
信鯨度を確保し得るがためである．（発明の効果） 以上の説明から明らかなとおり、本発明によれば、符号
化情報信号のディジタル伝送における復号時のクロック
位相ロック確保のための余計な信号を付加することなく
、符号化情報信号を単純に並直列変換して伝送用時系列
信号を形成することができ、符号化情報信号伝送系全体
の構成を簡素化し得るという格別の効果が得られる。
第１図は直並列変換回路の基本構成を示すブロック線図
、 第２図は直並列変換の適否の例を示す線図、第３図は符
号化信号のビット反転の例を示す綿図、 第４図は本発明による直並列変換回路の構成例を示すブ
ロック線図である。 １・・・シフトレジスタ（ＳＲ） ２・・・レジスタ（Ｒ“） ３・・・デコーダ ４・・・Ｄ−レジスク ５・・・コントローラ ６・・・ＮＡＮＤ回路 ７・・・ＡＮＤ回路 ８・・・電圧制御発振器（ＶＣＯ） ９・・・１７２分周器 １０・・・フィルタ １１． １４・・・位相比較器（ＰＤ）１２・・・切換
えスイッチ １３・・・１７８分周器。 第３図
、 第２図は直並列変換の適否の例を示す線図、第３図は符
号化信号のビット反転の例を示す綿図、 第４図は本発明による直並列変換回路の構成例を示すブ
ロック線図である。 １・・・シフトレジスタ（ＳＲ） ２・・・レジスタ（Ｒ“） ３・・・デコーダ ４・・・Ｄ−レジスク ５・・・コントローラ ６・・・ＮＡＮＤ回路 ７・・・ＡＮＤ回路 ８・・・電圧制御発振器（ＶＣＯ） ９・・・１７２分周器 １０・・・フィルタ １１． １４・・・位相比較器（ＰＤ）１２・・・切換
えスイッチ １３・・・１７８分周器。 第３図
Claims (1)
- 【特許請求の範囲】 １、単位情報毎に複数ビットに符号化した情報信号を並
直列変換して形成した時系列符号化情報信号を送信すと
ともに、受信した前記時系列符号化情報信号を直並列変
換して前記情報信号を単位情報毎に復号するにあたり、
前記時系列符号化情報信号を直並列変換する順次の前記
複数ビットの位相を、前記情報信号復号の結果の適否に
応じ、所定の周期で順次に１ビットずつずらすようにし
たことを特徴とする並直列変換符号化情報信号伝送方式
。 ２、前記所定の周期を符号化フレーム周期の等倍を含む
整数倍としたことを特徴とする特許請求の範囲第１項記
載の並直列変換符号化情報信号伝送方式。 ３、前記情報信号復号の結果の適正化に応じ、前記直並
列変換を制御するクロック信号を前記時系列符号化情報
信号に同期して受信側で形成したクロック信号に切換え
るようにしたことを特徴とする特許請求の範囲第１項ま
たは第２項記載の並直列変換符号化情報信号伝送方式。 ４、前記複数ビットを８ビットとしたときに、その８ビ
ットにおける最重要位ビットおよび第４位ビットもしく
は最重要位ビットおよび第４位ビットを除く全ビットを
それぞれ反転して前記時系列符号化情報信号を構成する
ようにしたことを特徴とする特許請求の範囲第１項、第
２項または第３項記載の並直列変換符号化情報信号伝送
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11538189A JP2777187B2 (ja) | 1989-05-09 | 1989-05-09 | 並直列変換符号化情報信号復号方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11538189A JP2777187B2 (ja) | 1989-05-09 | 1989-05-09 | 並直列変換符号化情報信号復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02294121A true JPH02294121A (ja) | 1990-12-05 |
| JP2777187B2 JP2777187B2 (ja) | 1998-07-16 |
Family
ID=14661124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11538189A Expired - Fee Related JP2777187B2 (ja) | 1989-05-09 | 1989-05-09 | 並直列変換符号化情報信号復号方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2777187B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217774A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 高品位テレビ受信機 |
| JPS6474827A (en) * | 1987-09-17 | 1989-03-20 | Sony Corp | Data converter |
-
1989
- 1989-05-09 JP JP11538189A patent/JP2777187B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217774A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 高品位テレビ受信機 |
| JPS6474827A (en) * | 1987-09-17 | 1989-03-20 | Sony Corp | Data converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2777187B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3873920A (en) | Variable block length synchronization system | |
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| EP0122027B1 (en) | Variable-length encoding-decoding system | |
| US4337457A (en) | Method for the serial transmission of binary data and devices for its implementation | |
| US5068752A (en) | Apparatus for recording/reproducing a digital audio signal with a video signal | |
| US4746898A (en) | Bi-phase decoder | |
| US7190738B2 (en) | Data assisted serial link decoder using oversampling | |
| JPH0212075B2 (ja) | ||
| US5127023A (en) | Retiming decoder/encoder | |
| JPH0239140B2 (ja) | ||
| KR100306938B1 (ko) | 직렬 데이터와 클록 신호를 합성하는 방법 및 장치 | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US4320511A (en) | Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series | |
| EP0232144B1 (en) | Data demodulation system | |
| JPH02294121A (ja) | 並直列変換符号化情報信号復号方法 | |
| JP2958976B2 (ja) | データの誤り訂正方式 | |
| US4063291A (en) | Apparatus and method for encoding and decoding digital information | |
| JPH03270526A (ja) | 差動符号化における誤り波及抑圧方式 | |
| US7136446B2 (en) | Method and apparatus for data and clock recovery in a biphase-coded data signal | |
| JP2646530B2 (ja) | デコード装置 | |
| AU8234291A (en) | Method and apparatus for bandwidth limited binary signals | |
| EP0371624A1 (en) | Phase-locked clock regeneration device | |
| JP3240155B2 (ja) | 並列データ伝送方式および並列データ受信装置 | |
| JP2599038B2 (ja) | 音声信号の制御符号検出回路 | |
| JP2606194B2 (ja) | デジタル信号の伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |