JPH02295309A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02295309A JPH02295309A JP11692289A JP11692289A JPH02295309A JP H02295309 A JPH02295309 A JP H02295309A JP 11692289 A JP11692289 A JP 11692289A JP 11692289 A JP11692289 A JP 11692289A JP H02295309 A JPH02295309 A JP H02295309A
- Authority
- JP
- Japan
- Prior art keywords
- vdd
- channel
- vss
- voltage
- channel transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000013459 approach Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３ 発明の名称
〔産業上の利用分野１
本発明は半導体装置におけるシュミットトリガ−回路の
改良に関する． ［従来の技術］ 従来のシュミットトリガー回路は第２図の様な回路構成
となっている．２１は入力端子、２２は出力端子、２３
はＶＤＤ電極、２４はＶＳＳ電極である．２５、２６は
直列に接続され共通のゲートをもつＰチャンネルトラン
ジスタ．２７、２８は直列に接続され共通のゲートを持
つＮチャンネルトランジスタ．３１はＰチャンネルトラ
ンジスタ２５、２６とＮチャンネルトランジスタ２７，
２８より構成されるインバ〜タの出力を入力に持つイン
バータ．２９はインバーク３ｌの出力をゲ一トに持ち、
ソースをＶＤＤ電極２３、ドレインをＰチャンネルトラ
ンジスタ２５と２６の間の接続点とするＰチャンネルト
ランジスタ．３０はインバータ３ｌの出力をゲートに持
ちソースをＶＳＳ電極２４，ドレインをＮチャンネルト
ランジスタ２７と２８の間の接続点とするＮチャンネル
トランジスタより構成される． 入力端子２ｌがＶＳＳであった時、Ｐチャンネルトラン
ジスタ２５、２６とＮチャンネルトランジスタ２７、２
８より成るＣＭＯＳインバータの出力はＶＤＤとなる．
このためインバータ３ｌの出力はＶＳＳであり，Ｐチャ
ンネルトランジスタ２９はオンし，Ｎチャンネルトラン
ジスタ３０はオフする．このため入力端子２ｌがＶＳＳ
からＶＤＤに変化するときの反転電圧はＰチャンネルト
ランジスタ２５．２６、２９とＮチャンネルトランジス
タ２７、２８より成るトランジスタの構成より決定され
る．このため反転電圧はＰチャンネルトランジスタ２５
、２６とＮチャンネルトランジスタ２７、２８より構成
されるＣＭＯＳインバ一夕の反転電圧よりも高いものに
なる．入力端子がＶＤＤである場合にはインバーク３１
の人力電圧はＶＳＳであり、インバータ３１の出力はＶ
ＤＤとなる。このためＰチャンネルトランジスタ２９は
オフし，Ｐチャンネルトランジスタ３０はオンする．こ
れより入力端子２ｌがＶＤＤよりＶＳＳに変化する時は
、Ｐチャンネルトランジスタ２５、２６とＮチャンネル
トランジスタ２７、２８、３０より成るトランジスタ構
成の反転電圧を考えるべきである。この反転電圧はＰチ
ャンネルトランジスタ２５、２６とＮチャンネルトラン
ジスタ２７、２８より成るＣＭＯＳインバータの反転電
圧よりも低いものになる．このように入力信号のＶＳＳ
からＶＤ’ＤへまたはＶＤＤからＶＳＳに変化する過程
で反転する電圧が異なりシュミットトリガー回路として
働いていた． ［発明が解決しようとする課題］ しかし従来の技術ではシエミットトリガー回路を構成し
た場合、ＶＳＳからＶＤＤへ電圧が変化する時の反転電
圧と．ＶＤＤからＶＳＳへ電圧が変化するときの反転電
圧がそれぞれ異なる事でシュミットトリガーとして動い
ていた．しかしいったんＶＳＳからＶＤＤへの反転電圧
とＶＤＤからＶＳＳへの反転電圧を設定してしまうとそ
れで固定的となり以降変更を加えようとすると、その改
造はかなり大がかりなものになる． そこで本発明はこのような問題点を解決するためのもの
で，その目的とするところはｖＳＳからＶＤＤへの反転
電圧とＶＤＤからｖＳＳへの反転電圧を容易に切換え可
能にするものである．（課題を解決するための手段】 （１）ａ）ＰチャンネルトランジスタふたつとＮチャン
ネルトランジスタふたつをそれぞれ直列に接続して構成
するＣＭＯＳインバータにおいて，ｂ）上記ＣＭＯＳイ
ンバータの出力をゲートとし，ソースを上記Ｐチャンネ
ルトランジスタふたつの接続点とし，ドレインを電極と
するＰチャンネル１・ランジスタと、 Ｃ）上記ＣＭＯＳインバータの出力をゲートとし，ソー
スを上記Ｎチャンネルトランジスタふたつの接続点とし
、ドレインを電極とするＮチャンネルトランジスタと、 ｄ）上記（ｂ）で挙げたＰチャンネルトランジスタのソ
ースを接続する配線と上記（ｃ）で挙げたＮチャンネル
トランジスタのソースを接続する配線を切ったり接続し
たりすることができることを（１？＋＋えたことを特徴
とする． ［作 用１ 本発明は以上の構成を有するので、Ｐチャンネルトラン
ジスタのソースを切断し，Ｎチャンネルトランジスタの
ドレインを接続した場合を考えると、入力信号がＶＳＳ
の場合出力をゲートに持つＮチャンネルトランジスタが
オンし、このため出力をドレインに持つＮチャンネルト
ランジスタが入力がＶＤＤに近づいてもなかなかオンし
にくくなる．入力がＶＤＤから■ＳＳに変化する時には
単純なインバータとして働くため、反転電圧がＶＳＳか
らＶＤＤと、ｖＤＤからＶＳＳとでは異なり，シュミッ
トトリガ−回路として動作する。
改良に関する． ［従来の技術］ 従来のシュミットトリガー回路は第２図の様な回路構成
となっている．２１は入力端子、２２は出力端子、２３
はＶＤＤ電極、２４はＶＳＳ電極である．２５、２６は
直列に接続され共通のゲートをもつＰチャンネルトラン
ジスタ．２７、２８は直列に接続され共通のゲートを持
つＮチャンネルトランジスタ．３１はＰチャンネルトラ
ンジスタ２５、２６とＮチャンネルトランジスタ２７，
２８より構成されるインバ〜タの出力を入力に持つイン
バータ．２９はインバーク３ｌの出力をゲ一トに持ち、
ソースをＶＤＤ電極２３、ドレインをＰチャンネルトラ
ンジスタ２５と２６の間の接続点とするＰチャンネルト
ランジスタ．３０はインバータ３ｌの出力をゲートに持
ちソースをＶＳＳ電極２４，ドレインをＮチャンネルト
ランジスタ２７と２８の間の接続点とするＮチャンネル
トランジスタより構成される． 入力端子２ｌがＶＳＳであった時、Ｐチャンネルトラン
ジスタ２５、２６とＮチャンネルトランジスタ２７、２
８より成るＣＭＯＳインバータの出力はＶＤＤとなる．
このためインバータ３ｌの出力はＶＳＳであり，Ｐチャ
ンネルトランジスタ２９はオンし，Ｎチャンネルトラン
ジスタ３０はオフする．このため入力端子２ｌがＶＳＳ
からＶＤＤに変化するときの反転電圧はＰチャンネルト
ランジスタ２５．２６、２９とＮチャンネルトランジス
タ２７、２８より成るトランジスタの構成より決定され
る．このため反転電圧はＰチャンネルトランジスタ２５
、２６とＮチャンネルトランジスタ２７、２８より構成
されるＣＭＯＳインバ一夕の反転電圧よりも高いものに
なる．入力端子がＶＤＤである場合にはインバーク３１
の人力電圧はＶＳＳであり、インバータ３１の出力はＶ
ＤＤとなる。このためＰチャンネルトランジスタ２９は
オフし，Ｐチャンネルトランジスタ３０はオンする．こ
れより入力端子２ｌがＶＤＤよりＶＳＳに変化する時は
、Ｐチャンネルトランジスタ２５、２６とＮチャンネル
トランジスタ２７、２８、３０より成るトランジスタ構
成の反転電圧を考えるべきである。この反転電圧はＰチ
ャンネルトランジスタ２５、２６とＮチャンネルトラン
ジスタ２７、２８より成るＣＭＯＳインバータの反転電
圧よりも低いものになる．このように入力信号のＶＳＳ
からＶＤ’ＤへまたはＶＤＤからＶＳＳに変化する過程
で反転する電圧が異なりシュミットトリガー回路として
働いていた． ［発明が解決しようとする課題］ しかし従来の技術ではシエミットトリガー回路を構成し
た場合、ＶＳＳからＶＤＤへ電圧が変化する時の反転電
圧と．ＶＤＤからＶＳＳへ電圧が変化するときの反転電
圧がそれぞれ異なる事でシュミットトリガーとして動い
ていた．しかしいったんＶＳＳからＶＤＤへの反転電圧
とＶＤＤからＶＳＳへの反転電圧を設定してしまうとそ
れで固定的となり以降変更を加えようとすると、その改
造はかなり大がかりなものになる． そこで本発明はこのような問題点を解決するためのもの
で，その目的とするところはｖＳＳからＶＤＤへの反転
電圧とＶＤＤからｖＳＳへの反転電圧を容易に切換え可
能にするものである．（課題を解決するための手段】 （１）ａ）ＰチャンネルトランジスタふたつとＮチャン
ネルトランジスタふたつをそれぞれ直列に接続して構成
するＣＭＯＳインバータにおいて，ｂ）上記ＣＭＯＳイ
ンバータの出力をゲートとし，ソースを上記Ｐチャンネ
ルトランジスタふたつの接続点とし，ドレインを電極と
するＰチャンネル１・ランジスタと、 Ｃ）上記ＣＭＯＳインバータの出力をゲートとし，ソー
スを上記Ｎチャンネルトランジスタふたつの接続点とし
、ドレインを電極とするＮチャンネルトランジスタと、 ｄ）上記（ｂ）で挙げたＰチャンネルトランジスタのソ
ースを接続する配線と上記（ｃ）で挙げたＮチャンネル
トランジスタのソースを接続する配線を切ったり接続し
たりすることができることを（１？＋＋えたことを特徴
とする． ［作 用１ 本発明は以上の構成を有するので、Ｐチャンネルトラン
ジスタのソースを切断し，Ｎチャンネルトランジスタの
ドレインを接続した場合を考えると、入力信号がＶＳＳ
の場合出力をゲートに持つＮチャンネルトランジスタが
オンし、このため出力をドレインに持つＮチャンネルト
ランジスタが入力がＶＤＤに近づいてもなかなかオンし
にくくなる．入力がＶＤＤから■ＳＳに変化する時には
単純なインバータとして働くため、反転電圧がＶＳＳか
らＶＤＤと、ｖＤＤからＶＳＳとでは異なり，シュミッ
トトリガ−回路として動作する。
逆にＰチャンネルトランジスタのソースを接続し，Ｎチ
ャンネルトランジスタのドレインを切断した場合を考久
る．入力がＶＳＳからＶＤＤに変化する時は通常のＣＭ
ＯＳのインバークである．入力がＶＤＤからＶＳＳに変
化した時には、ゲートに出力を持つＰチャンネルトラン
ジスタの入力がＶＤＤの時オンしている．このため出力
をドレインに持つＮチャンネルトランジスタがオンしく
くなるためシュミットトリガ−回路として動作する． ［実 施 例］ 以下、本発明について実施例に基づいて詳細に説明する
． 第１図は本発明の半導体装置の回路図である．２はＶＤ
Ｄ電極、３は■ＳＳ電極である。１は入力端子、４は出
力端子である．５、６は入力端子１をゲートに持つ直列
に接続されたＰチャンネルトランジスタ．７、８は同じ
く入力端子ｌをゲートに持つ直列に接続されたＮチャン
ネルトランジスタである．１１はＰチャンネルトランジ
スタ５、６間と接続された配線の有無で構成されるスイ
ッヂ。ｌ２も同じくＮチャンネルトランジスタ７、８間
と接続された配線の有無で構成されるスイッヂ。９はゲ
ートを出力端子４とし、ソースをスイッチ１１の接点，
ドレインをＶＳＳ電極３とするＰチャンネルトランジス
タ．１０は同じくゲートを出力端子４、ソースをスイッ
チｌ２の接点、ドレインをＶＤＤ電極２とするＮチャン
ネルトランジスタである． まずスイッチ１ｌが接続され，スイッチｌ２が切断され
た場合を考える。入力端子１がＶＳＳならばＰチャンネ
ルトランジスタ５、６がオンし，Ｎチャンネルトランジ
スタ７、８がオフする．このため出力端子４はＶＤＤと
なりＰチャンネルトランジスタ９はオフする．入力端子
１がｖＳＳからＶＤＤに変化するときの出力の反転電圧
はＰチャンネルトランジスタ５、６と、Ｎチャンネルト
ランジスタ７，８で決まる値となる．入力端子ｌがＶＤ
ＤならばＰチャンネルトランジスタ５、６がオフし、Ｎ
チャンネルトランジスタ７、８が才ンする。これより出
力端子４はＶＳＳとなりＰチャンネルトランジスタ９は
オンする．入力端子ｌがＶＤＤからＶＳＳへ変化してゆ
《とＰチャンネルトランジスタ５はオンするのであるが
，Ｐチャンネルトランジスタ６はソースがＶＤＤではな
くＰチャンネノレトランジスタ９によって■ＳＳへ弓っ
ぱられているため、ｖＳＳに近い値となっている。この
ためゲートがｖＳＳに近づいてもなかなかオンしなくな
る．入力端子１がＶＳＳへ近《なり、Ｐチャンネルトラ
ンジスタ５のオン抵抗がＰチャンネルトランジスタ９の
オン抵抗よりも小さくなりつつある段階で初めてＰチャ
ンネルトランジスタ６がオンし，出力端子４の電圧がｖ
ＳＳからＶＤＤへと反転する．従ってこの時の電圧は前
述のＰチャンネルトランジスタ５、６とＮチャンネルト
ランジスタ７、８の反転電圧と比べて低いものになる．
またこの時Ｎチャンネルトランジスタ１０はスイッチｌ
２で切断されているため関与していない． 逆にスイッチ１１が切断され，スイッチｌ２か接続され
た場合を考える．入力端子ｌがＶＤＤならば出力端子４
はｖＳＳとなる。このためＮチャンネルトランジスタ１
０はオフする．この状態で人力端子１をＶＤＤから■Ｓ
Ｓに変化させた時の反転電圧はＰチャンネルトランジス
タ５，６とＮチャンネルトランジスタ７、８によって決
まる電圧となる。今度は入力端子ｌがＶＳＳならば出力
端子４はＶＤＤとなる。このためＮチャンネルトランジ
スタｌＯはオンしている。この状態で入力端子ｌとＶＳ
ＳからＶＤＤに変化させた時，Ｎチャンネルトランジス
タ８はすぐオンするが、Ｎチャンネルトランジスタ７は
ソースがＶＳＳでなくＮチャンネルトランジスタＩＯが
オンしているためＶＤＤに引っぱられており入力端子ｌ
がＶＤＤに近づいても容易にはオンしない。Ｎチャンネ
ルトランジスタ１０とＰチャンネルトランジスタ８のオ
ン抵抗の割合、及び入力端子ｌのＶＤＤとの電圧差の関
係で入力端子ｌがかなりＶＤＤに近いところで出力端子
４の電圧は反転する．この電圧は前述のＰチャンネルト
ランジスタ５、６とＮチャンネルトランジスタ７、８よ
り成る反転電圧よりも高いものである．またこの時Ｐチ
ャンネルトランジスタ１０はスイッチ１ｌで切断されて
いるためここには関与していない． このようにスイッチ１１．１２の切換えを行なうことに
よりシュミットトリガーのかかる電圧をＶＳＳからＶＤ
ＤへまたはｖＤＤからＶＳＳへ変化の時のどちらの反転
電圧を高くするのか、または低くするのか切換え可能と
なる． 尚，ここに挙げた実施例はあ《までも一実施例にすぎな
い。
ャンネルトランジスタのドレインを切断した場合を考久
る．入力がＶＳＳからＶＤＤに変化する時は通常のＣＭ
ＯＳのインバークである．入力がＶＤＤからＶＳＳに変
化した時には、ゲートに出力を持つＰチャンネルトラン
ジスタの入力がＶＤＤの時オンしている．このため出力
をドレインに持つＮチャンネルトランジスタがオンしく
くなるためシュミットトリガ−回路として動作する． ［実 施 例］ 以下、本発明について実施例に基づいて詳細に説明する
． 第１図は本発明の半導体装置の回路図である．２はＶＤ
Ｄ電極、３は■ＳＳ電極である。１は入力端子、４は出
力端子である．５、６は入力端子１をゲートに持つ直列
に接続されたＰチャンネルトランジスタ．７、８は同じ
く入力端子ｌをゲートに持つ直列に接続されたＮチャン
ネルトランジスタである．１１はＰチャンネルトランジ
スタ５、６間と接続された配線の有無で構成されるスイ
ッヂ。ｌ２も同じくＮチャンネルトランジスタ７、８間
と接続された配線の有無で構成されるスイッヂ。９はゲ
ートを出力端子４とし、ソースをスイッチ１１の接点，
ドレインをＶＳＳ電極３とするＰチャンネルトランジス
タ．１０は同じくゲートを出力端子４、ソースをスイッ
チｌ２の接点、ドレインをＶＤＤ電極２とするＮチャン
ネルトランジスタである． まずスイッチ１ｌが接続され，スイッチｌ２が切断され
た場合を考える。入力端子１がＶＳＳならばＰチャンネ
ルトランジスタ５、６がオンし，Ｎチャンネルトランジ
スタ７、８がオフする．このため出力端子４はＶＤＤと
なりＰチャンネルトランジスタ９はオフする．入力端子
１がｖＳＳからＶＤＤに変化するときの出力の反転電圧
はＰチャンネルトランジスタ５、６と、Ｎチャンネルト
ランジスタ７，８で決まる値となる．入力端子ｌがＶＤ
ＤならばＰチャンネルトランジスタ５、６がオフし、Ｎ
チャンネルトランジスタ７、８が才ンする。これより出
力端子４はＶＳＳとなりＰチャンネルトランジスタ９は
オンする．入力端子ｌがＶＤＤからＶＳＳへ変化してゆ
《とＰチャンネルトランジスタ５はオンするのであるが
，Ｐチャンネルトランジスタ６はソースがＶＤＤではな
くＰチャンネノレトランジスタ９によって■ＳＳへ弓っ
ぱられているため、ｖＳＳに近い値となっている。この
ためゲートがｖＳＳに近づいてもなかなかオンしなくな
る．入力端子１がＶＳＳへ近《なり、Ｐチャンネルトラ
ンジスタ５のオン抵抗がＰチャンネルトランジスタ９の
オン抵抗よりも小さくなりつつある段階で初めてＰチャ
ンネルトランジスタ６がオンし，出力端子４の電圧がｖ
ＳＳからＶＤＤへと反転する．従ってこの時の電圧は前
述のＰチャンネルトランジスタ５、６とＮチャンネルト
ランジスタ７、８の反転電圧と比べて低いものになる．
またこの時Ｎチャンネルトランジスタ１０はスイッチｌ
２で切断されているため関与していない． 逆にスイッチ１１が切断され，スイッチｌ２か接続され
た場合を考える．入力端子ｌがＶＤＤならば出力端子４
はｖＳＳとなる。このためＮチャンネルトランジスタ１
０はオフする．この状態で人力端子１をＶＤＤから■Ｓ
Ｓに変化させた時の反転電圧はＰチャンネルトランジス
タ５，６とＮチャンネルトランジスタ７、８によって決
まる電圧となる。今度は入力端子ｌがＶＳＳならば出力
端子４はＶＤＤとなる。このためＮチャンネルトランジ
スタｌＯはオンしている。この状態で入力端子ｌとＶＳ
ＳからＶＤＤに変化させた時，Ｎチャンネルトランジス
タ８はすぐオンするが、Ｎチャンネルトランジスタ７は
ソースがＶＳＳでなくＮチャンネルトランジスタＩＯが
オンしているためＶＤＤに引っぱられており入力端子ｌ
がＶＤＤに近づいても容易にはオンしない。Ｎチャンネ
ルトランジスタ１０とＰチャンネルトランジスタ８のオ
ン抵抗の割合、及び入力端子ｌのＶＤＤとの電圧差の関
係で入力端子ｌがかなりＶＤＤに近いところで出力端子
４の電圧は反転する．この電圧は前述のＰチャンネルト
ランジスタ５、６とＮチャンネルトランジスタ７、８よ
り成る反転電圧よりも高いものである．またこの時Ｐチ
ャンネルトランジスタ１０はスイッチ１ｌで切断されて
いるためここには関与していない． このようにスイッチ１１．１２の切換えを行なうことに
よりシュミットトリガーのかかる電圧をＶＳＳからＶＤ
ＤへまたはｖＤＤからＶＳＳへ変化の時のどちらの反転
電圧を高くするのか、または低くするのか切換え可能と
なる． 尚，ここに挙げた実施例はあ《までも一実施例にすぎな
い。
【発明の効果１
以上述べたように本発明はアルミニュウム等の金属配線
等の切換えにより、シュミットトリガー回路の特性であ
る立上がり時の反転電圧と立下がり時の反転電圧のちが
いを、どちらを高い電圧にするか、または低い電圧にす
るかを容易に切換えることが可能である．この事はあら
かじめこれらのセルを用意しておけば用途に応じて自由
に設定ができる．この事はゲートアレーまたはスタング
一ドセル方式の半導体設計に応用可能である．またこの
構成において，両者のスイッチを切断しておけば通常の
インバータとしても利用可能であるし、両者のスイッチ
を接続しても立上がり時と立下がり時の反転電圧の差を
拡大できるという効果を有する．
等の切換えにより、シュミットトリガー回路の特性であ
る立上がり時の反転電圧と立下がり時の反転電圧のちが
いを、どちらを高い電圧にするか、または低い電圧にす
るかを容易に切換えることが可能である．この事はあら
かじめこれらのセルを用意しておけば用途に応じて自由
に設定ができる．この事はゲートアレーまたはスタング
一ドセル方式の半導体設計に応用可能である．またこの
構成において，両者のスイッチを切断しておけば通常の
インバータとしても利用可能であるし、両者のスイッチ
を接続しても立上がり時と立下がり時の反転電圧の差を
拡大できるという効果を有する．
第１図は、本発明の半導体装置の回路図６第２図は，従
来の半導体装置の回路図である。 ６、 ９ ・ ８、 ｌＯ ｌ ２ ・ ・ 入力端子 ＶＤＤ電極 ｖＳＳ電極 出力端子 Ｐチャンネルトランジスタ Ｎチャンネルトランジスタ スイッチ
来の半導体装置の回路図である。 ６、 ９ ・ ８、 ｌＯ ｌ ２ ・ ・ 入力端子 ＶＤＤ電極 ｖＳＳ電極 出力端子 Ｐチャンネルトランジスタ Ｎチャンネルトランジスタ スイッチ
Claims (1)
- （１）ａ）ＰチャンネルトランジスタふたつとＮチャン
ネルトランジスタふたつをそれぞれ直列に接続して構成
するＣＭＯＳインバータにおいて、 ｂ）上記ＣＭＯＳインバータの出力をゲートとし、ソー
スを上記Ｐチャンネルトランジスタふたつの接続点とし
、ドレインを低電位（以下略してＶＳＳ）電極とするＰ
チャンネルトランジスタと、 ｃ）上記ＣＭＯＳインバータの出力をゲートとし、ソー
スを上記Ｎチャンネルトランジスタふたつの接続点とし
、ドレインを高電位（以下略してＶＤＤ）電極とするＮ
チャンネルトランジスタと、 ｄ）上記（ｂ）で挙げたＰチャンネルトランジスタのソ
ースを接続する配線と上記（ｃ）で挙げたＮチャンネル
トランジスタのソースを接続する配線を切ったり接続し
たりすることができることを備えたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11692289A JPH02295309A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11692289A JPH02295309A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295309A true JPH02295309A (ja) | 1990-12-06 |
Family
ID=14698996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11692289A Pending JPH02295309A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295309A (ja) |
-
1989
- 1989-05-10 JP JP11692289A patent/JPH02295309A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443715A (en) | Driver circuit | |
| KR940000253Y1 (ko) | 엔모스 배타 오아게이트 회로 | |
| JPH024011A (ja) | アナログスイッチ回路 | |
| JPS62230221A (ja) | バツフア回路 | |
| US4129792A (en) | Driver buffer circuit using delay inverters | |
| JPH04284021A (ja) | 出力回路 | |
| JPS5823010B2 (ja) | 差動増幅装置 | |
| JPH02295309A (ja) | 半導体装置 | |
| JP2001223561A (ja) | シュミット・トリガ回路 | |
| JPH0746108A (ja) | Ｃｍｏｓアナログスイッチ | |
| SU1138940A1 (ru) | Устройство согласовани уровней напр жени /его варианты/ | |
| JP2867504B2 (ja) | 出力バッファ回路 | |
| JP2932852B2 (ja) | 半導体集積回路 | |
| JP2745697B2 (ja) | 半導体集積回路 | |
| JPS62195922A (ja) | 半導体集積回路装置 | |
| JPH0461417A (ja) | 半導体集積回路装置 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH02295308A (ja) | 半導体装置 | |
| JPS63124616A (ja) | マルチプレクサ | |
| JPH04301921A (ja) | インバータ回路 | |
| JPS61247123A (ja) | ３値出力回路 | |
| SU1202048A1 (ru) | Ключевой элемент | |
| JPS6236314B2 (ja) | ||
| JPH03220914A (ja) | 遅延回路 | |
| JPS62200821A (ja) | 半導体集積回路 |