JPH02295308A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置におけるシュミットトリガ一回路の
改良に関する。

〔従来の技術〕

半導体装置においてはノイズの防止、誤動作防止のため
にシュミットトリガー回路を入れる必要がある場合があ
る。

従来の回路は第２図のような回路構成をとっていた。２
１は入力端子、２２は出力端子、２３はＶＤＤ電極、２
４はＶＳＳ電極である。２８、２７、２９はＰチャンネ
ルトランジスタ。２６、２５、３０はＮチャンネルトラ
ンジスタである。３１はＰチャンネルトランジスタ２７
とＮチャンネルトランジスタ２６の接続点を入力とする
インバータである。

入力端子２１がＶＳＳであった時Ｐチャンネルトランジ
スタ２８、２７はオンし、Ｎチャンネルトランジスタ２
６、２５はオフする。このためインバータ３１は入力が
ＶＤＤであるためＶＳＳを出力し、Ｐチャンネルトラン
ジスタ２９はオンし、Ｎチャンネルトランジスタ３０は
オフする。

ここで入力端子２１をｖＳＳからＶＤＤへ変化させた時
、Ｐチャンネルトランジスタ２７とＮチャンネルトラン
ジスタ２６の接続点がインバータ３１の反転レベルに達
するまではＰチャンネルトランジスタ２８、２７、２９
とＮチャンネルトランジスタ２６、２５での反転電圧と
なるわけで必然的にＶＤＤ側に寄ったものになる。

逆に入力端子２１をＶＤＤからｖＳＳに変化させる時も
同様で、Ｐチャンネルトランジスタ２７とＮチャンネル
トランジスタ２６の接続点がインバータ３１の反転電圧
に達するまではＰチャンネルトランジスタ２８、２７と
Ｎチャンネルトランジスタ２６、２５、３０からなる回
路の反転電圧を考えるべきで、この時、その反転電圧は
ｖＳＳ側に寄ったものであり、この事によりシュミット
リガ−回路となるのである。

〔発明が解決しようとする課題〕

しかし従来の回路ではこのシュミットトリガー回路を構
成するには使用するトランジスタががなり必要である。

４つのトランジスタを直列に用い、各接続点をＶＤＤま
たはＶＳＳへ引っぱるトランジスタ２つ、さらにインバ
ータを構成しなければならない。このためチップ上でシ
ュミットトリガ−回路の占める面積がかなりのものとな
る。シュミットトリガー回路が複数個用いられた場合、
チップサイズの増大を招き、チップコストアップになっ
ている。

またこれらの回路は、入力がＶＳＳからＶＤＤへ変化す
る時には反転電圧がＶＤＤ側にあり、逆に入力がＶＤＤ
からｖＳＳに変化する時には反転電圧がｖＳＳ側にある
。このためノイズを考えた場合、入力信号がＶＤＤが位
置を持つ信号に有用であり、入力信号がｖＳＳに位置を
持つ信号にはあまりふさわしいとは言えない。

そこで本発明はこのような問題点を解決するためのもの
で、その目的とするところは、シュミットトリガ−回路
を簡単な回路で構成し、チップコストを下げるものであ
り、また入力信号がｖＳＳに意味を持つ信号でも有用で
ある回路を構成することにある。

〔課題を解決するための手段〕

本発明は、 ａ）ＰチャンネルトランジスタふたつとＮチャンネルト
ランジスタの３つのトランジスタを上記順序に直列に接
続し、３つのトランジスタのゲートを共通に接続したＣ
ＭＯＳインバータにおいて、ｂ）Ｐチャンネルトランジ
スタとＮチャンネルトランジスタの接続点である出力が
ｖＳＳ側にあるならばふたつのＰチャンネルトランジス
タの間の接続的をｖＳＳに電位を近づけ、出力がＶＤＤ
側にあるならばオフするトランジスタを付加したことを
特徴とする。

〔作　用〕

本発明は以上の構成を有するのでＭＯＳインバータへの
人力がｖＳＳであった場合、直列に接続されたふたつの
Ｐチャンネルトランジスタがオンし、入力信号をゲート
とするＮチャンネルトランジスタがオフしているため、
出力がＶＤＤとなり、この出力を入力とするＰチャンネ
ルトランジスタはオフする。このためこのＰチャンネル
トランジスタは関係なく、単なるインバータとして反転
電圧が定まる。

これに対して人力がＶＤＤからｖＳｓに変化する場合に
は出力がｖＳＳであるためこの出力を入力とするＰチャ
ンネルトランジスタはオンし、これにより直列に接続さ
れたふたつのＮチャンネルトランジスタ間の接続点がｖ
ＳＳ側に引っぱられるため、出力はなかなかｖＳＳから
ＶＤＤへ変化しにくくなるため反転電圧が低くなる。

〔実　施　例〕

以下本発明につき実施例に基づいて詳細に説明する。

第１図は本発明の半導体装置の回路図である。

１１は入力端子、１４は出力端子、１２はＶＤＤ電極、
１３はＶＳＳ電極である。１５、１６は入力信号を共通
のゲートとした直列に接続されたＰチャンネルトランジ
スタ。１７は同じく入力信号を共通のゲートとするＮチ
ャンネルトランジスタ。

１８は出力端子１４を入力ゲートとし、ドレインをＰチ
ャンネルトランジスタ１５、１６間の接続点とし、ソー
スをＶＳＳ電極１３とするＰチャンネルトランジスタで
ある。

人力端子１１の電位がｖＳＳであった場合、Ｐチャンネ
ルトランジスタ１５、１６がオンし、Ｎチャンネルトラ
ンジスタ１７がオフする。このため出力端子１４の電位
はＶＤＤとなりＰチャンネルトランジスタ１８はオフす
る。このため人力端子１１の電位がｖＳＳからＶＤＤに
変化する場合にはＰチャンネルトランジスタ１８は関係
なく、Ｐチャンネルトランジスタ１５、１６とＮチャン
ネルトランジスタ１７より構成される単純なＣＭＯＳイ
ンバータの反転電圧となる。

入力端子１１の電位がＶＤＤてあった場合、Ｐチャンネ
ルトランジスタ１５、１６がオフし、Ｎチャンネルトラ
ンジスタ１７がオンする。このため出力端子１４の電位
がｖＳＳとなり、Ｎチャンネルトランジスタ１８がオン
する。従ってＰチャンネルトランジスタ１５、１６間の
接続点の電位かｖＳＳへ引っぱられる。この状態から入
力端子１１がＶＤＤからｖＳＳへ変化する時Ｐチャンネ
ルトランジスタ１５は通常の通りにオンするが、Ｐチャ
ンネルトランジスタ］６は、Ｐチャンネルトランジスタ
１５、１６間の接続点の電位がｖＳＳに引っぱられてい
るためなかなかオンしない。

このため入力端子１１の電位がかなりＶＳＳまで近づか
なければＰチャンネルトランジスタ１６がオンせず、Ｎ
チャンネルトランジスタ１７がオフしない。このため反
転電圧はＰチャンネルトランジスタ１５、１６とＮチャ
ンネルトランジス１７より構成されるＣＭＯＳインバー
タの反転電圧よりも低い電圧となる。

このように入力端子１１の入力電圧が■ＳＳからＶＤＤ
に変化するとき、または■ＳＳからＶＤＤに変化するの
かによって反転電圧を異なるようにすることができるた
めシュミットトリガ−回路として動作する。またこの回
路では入力端子１１の人力電圧がＶＳＳからＶＤＤより
もＶＤＤからＶＳＳへの変化の時の反転電圧の方が低い
電圧に設定することができる。またその際に使われる素
子数は少ない素子数で可能である。

尚、ここで挙げた回路はあくまでも一実施例にすぎない
。

〔発明の効果〕

以上述べたように本発明の半導体装置はシュミットトリ
ガ−回路を少ない構成素子数で可能である。このため入
力回路中に占めるシュミットトリガ一回路の面積が少な
くて済み、これでチップサイズが減少しチップコストを
安くすることができる。

またこの回路構成は人力がＶＳＳからＶＤＤへ変化する
時よりもＶＤＤからｖＳＳに変化する時の方が反転電圧
がＶＳＳに近い。このため入力信号がＶＳＳの電位の方
が意味を持つ場合においても十分対応可能であるという
効果を持つ。

図である。

１　２　・ １　３　・ １４　・ １５、 １７　・　・　・　・　・　・　・ ・入力端子 ◆ＶＤＤ電極 ・ＶＳＳ電極 ・出力端子 ・Ｐチャンネルトランジ スタ ・・Ｎチャンネルトランジ スタ 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三郎（他１名）

【図面の簡単な説明】

第１図は本発明の実施例である半導体装置の回路図。 第２図は従来のシュミットトリガ−回路の回路＼ 色 ／Ｌ／１−Ｌ ′４″Ｌ？

Claims (1)

【特許請求の範囲】
1. （１）ａ）ＰチャンネルトランジスタふたつとＮチャン
   ネルトランジスタの３つのトランジスタを上記順序に直
   列に接続し、３つのトランジスタのゲートを共通に接続
   したＣＭＯＳインバータにおいて、 ｂ）ＰチャンネルトランジスタとＮチャンネルトランジ
   スタの接続点である出力が低電位（以下略してＶＳＳ）
   側にあるならばふたつのＰチャンネルトランジスタの間
   の接続点をＶＳＳに電位を近づけ、出力が高電位（以下
   略してＶＤＤ）側にあるならばオフするトランジスタを
   付加したことを特徴とする半導体装置。