JPH02295313A - 論理演算器及び同論理演算器を用いた制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 《産業上の利用分野》 本発明は、フェールセーフな論理演算器及び同演算器を
用いた制御装置に関するものである． 《従来の技術》 近年、非常に多くの分野で、安全を考慮した機器の使用
が増えている．人間による操作には必ず誤りがあるから
、誤操作による事故を未然に防止することは非常に重要
である．そのためには、安全情報を確実に、しかも誤り
なく処理できる演算器が不可欠となる．この安全情報を
取り扱う演算器の構成部品がたとえ故障しても、機器の
現在の状態を安全側に制御するフェールセーフな処理を
する演算器の構成と、機器の構造そのものをフェールセ
ーフな構造とすることで、安全を考慮した機器が実現で
きる． 従来、このフェールセーフな論理演算器としては、鉄道
信号における機器に使用されている信号用継電器が代表
的なものである．信号用継電器は、フェールセーフな演
算器として、種々の工夫がなされ、実績もある．この信
号用継電器は、停電、断線、電圧降下等に備えて、原則
として無励磁状態を安全側として回路を組めるような特
別な工夫がしてあり、誤った出力が絶無であるからであ
る．また、信号用継電器の機能を電子回路で実現するこ
とも可能である．例えば、特開昭６０−６８７１９号公
報に記載されたフェールセーフ論理回路がある．しかし
、この論理回路のように半導体素子を使用するときは、
短絡故障と開放故障の両方を考慮しなければならないた
め、トランジスタ等の素子を発振状態として、その素子
が故障していないことを確認しつつ、演算をする工夫を
しなければならない．《発明が解決しようとする問題点
》 信号用継電器は、機械式接点を使用しているため、故障
時に安全側へ確実に状態が遷移する工夫をするために製
作が難しく、あまり小型化できず、また高価である．し
かし、信号用継電器を駆動するための電力を入力信号と
して使用するので、電磁誘導ノイズによる誤動作が絶無
である長所を有する． 一方、上記フェールセーフ論理回路（特開昭６０−６８
７１９号）は、信号用継電器よりも低価格で小型である
が、入力信号として回路を駆動する電力を使用するわけ
ではないので、信号伝送路の電磁誘導ノイズの影響を考
慮すれば、あまり長距離には向いていない．例えば、フ
ェールセーフな論理積演算器は、安全確認信号と動作゛
要求信号との論理積で動作許可信号を出力するが、素子
の故障等で動作許可信号は当然誤って出力されることは
なく、稼働率はフェールセーフでない演算器と比較して
低下する．！磁誘導ノイズの発生の可能性が高い場所で
は、確かに入力レベルに上下のしきい値を設定してある
ので、電磁誘導ノイズによって誤動作をすることはない
が、ノイズが混入する度に安全側へ状態が遷拶するので
、稼働率が低下するのは避けられない．また、直流一交
流一直流の変換を各演算器において行うので、演算速度
は制限され、高速な演算にも向いていない．さらに、直
流交流、交流一直流の変換を実現するために、半導体素
子の使用量が多くなり複雑な回路とならざるを得ない． こうして、本発明は入力信号として交流電気信号又は断
続光を利用することにより、フェールセーフ性の保持、
演算器の小型化、低価格化、耐電磁誘導ノイズ性の向上
、演算器構成の簡素化による信頼性の向上、高ｌｉｉ！
働率化、演算及び信号伝送の高速化等の要求に応えうる
フェールセーフな論理演算器及び同演算器を用いた制御
装置を提供することを目的とする， 《問題点を解決するための手段》 上記課題を解決するため、第一発明に係る論理演算器は
、 （イ）正負の電源電圧の間に並列接続された入力部と出
力部とを有し、 （口）前記入力部は、入力エネルギーにより動作される
スイッチング素子と抵抗素子とを直列接続してなる二つ
の入力回路を直列接続するとともに、両人力回路の中間
点を接地して構成してあること、 （ハ）前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続するとともに、両出力回路の中間点
に出力端子を接続して楕成してあること、 （二）前記入力部と前記出力部は、電源電圧の正負に関
して同一側の入力回路と出力凹路同志において、入力回
路のスイッチング素子と抵抗素子との中間点と前記出力
回路のスイッチング素子の制１３１ｌ端子とが接続され
ていること、 を特徴とする． また、第二発明に係るフェールセーフな制御装置は、第
一発明に係る論理演算器の出力部の出力端子を後段のス
イッチング素子の制御端子に接続し、その後段のスイッ
チング素子を負荷と電源に対して直列接続したことを特
徴とする． さらに、第三発明に係る論理演算器は、（イ）正負の電
源電圧の間に並列接続された入力部と出力部を有し、 《口）前記入力部は、スイッチング素子と抵抗素子とを
直列接続して構成されていること、 （ハ）前記出力部はスイッチング素子からなる二つの出
力回路を直列接続して構成されていること、 （二）前記入力部のスイッチング素子と抵抗素子との中
間点と、前記各出力回路のスイッチング素子の制御端子
との間が接続されていること、 を特徴とする． そして、第四発明に係るフェールセーフな制御装置は、
第三発明に係る論理和′７ｉ４算器の出力部の出力端子
を後段のスイッチング素子の制ａｕｉ：ｔ子に接続し、
その後段のスイッチング素子を負荷と電源に対して直列
接続してなることを特徴とする． 《作用》 第一発明に係る論理演算器においては、入力部の二つの
入力回路に同時にエネルギーが入力するときは、各入力
回路がオンする．これに基いて一方の出力回路はオンで
、他方の出力ａ路はオフ状態となる．従って、出力部の
出力端子には正又は負の電源電圧が出力する． また、入力部の二つの入力回路のいずれにもエネルギー
が入力しない場合は、各入力回路はオフの状態になる．
これに基いて出力部の一方の出力回路はオフで、他方の
出力回路はオン状態となる．従って、出力部の出力端子
には負又は正の電源電圧が出力する．こうして、二つの
入力回路に同時にオン・オフの交番入力があると、出力
端子には、入力に同期した交番出力が得られる． 第二発明に係る制御装置では、上記論理演算器の出力端
子の後段に負荷に直列接続したスイッチング素子を結合
したものであるから、入力部の二つの入力回路に同時に
交番入力があるときのみ、前記スイッチング素子がスイ
ッチング動作して負荷を動作させる． 第三発明に係る論理和演算器では、入力部のスイッチン
グ素子がオンされた場合は、出力部の一方の出力回路は
オン、他方の出力回路はオフの状態となり、出力端子に
は正又は負の電圧が出力する．入力部のスイッチング素
子がオフの場合は、出力部の一方の出力回路はオフ、他
方の出力回路はオンとなり、出力端子には負又は正の電
圧が出力する．従って、入力部に多系統の信号源のうち
一つからでも交番入力がある場合は、出力端子に入力に
同期した交番出力が得られる．第四発明に係る制御装置
では、上記論理和演算器の出力端子の後段に負荷に直列
接続したスイッチング素子を結合したものであるから、
入力部の入力回路に交番入力があるときのみ、前記スイ
ッチング素子がスイッチング動作して負荷を動作させる
． 《実施例》 次に、本発明の実施例を、図面を参照しながら説明する
． 第一発明による論理演算器は、第１図に示すように、こ
の演算器を動作させるための正負の電源電圧Ｖｈ，Ｖ１
の間に入力部１と出力部２とを並列接続し、入力部１は
、エネルギー人力ＩＮＩ　，ＩＮ２により動作されるス
イッチング素子と抵抗素子とを直列接続してなる入力回
路１ａ，ｌｂを直列接続するとともに、その両入力回路
の中間点を接地して構成し、また、出力部２は、電気信
号の入力により動作されるスイッチング素子からなる出
力回路２ａ，２ｂを直列接続するとともに、両出力回路
の中間点に出力端子ＯＵＴを接続して構成し、さらに、
入力部１と出力部２は、電源電圧の正負に間して同一側
の回路１ａ，２ａ、ｌｂ，２ｂにおいて、入力回路のス
イッチング素子と抵抗素子との中間点と出力回路のスイ
ッチング素子の制御端子とを接続して構成されている． 上記中間点とは、正負の電源電圧に関して電気的中点を
意味するものではない．電気的には、入力状態に応じて
正側と負側に振れれば、多少のバラツキがあっても良い
． この論理演算器は、入力エネルギーとして電気エネルギ
ーと光エネルギーのいずれも使用可能であるが、いずれ
のエネルギを用いるかにより、上記入力回路１ａ，ｌｂ
の具体的構成が異なる．以下に分脱する． 第一実施例 第２図は、入力エネルギーとして電気エネルギーを用い
る場合の実施例を示す．以下に、これについて詳述する
． 入力部１を構成する入力回路１ａは、Ｐゲートサイリス
タＴＨＰと抵抗素子Ｒ１とで、入力回路１ｂはＮゲート
サイリスタＴＨＮと抵抗素子Ｒ２とでそれぞれ梢成され
ている．また、出力回路２ａはＰＮＰトランジスタＴＲ
．と抵抗素子ＲＳとで、出力回路２ｂはＮＰＮトランジ
スタＴＲ２と抵抗素子Ｒｓとでそれぞれ構成されている
． この実施例では、定められた周波数の交番エネルギーを
論理の″１″とする．論理″１″は、構成素子の故障に
よる誤りを含まないものとして扱う．その他の状態は、
構成素子の故障による誤りを含んでいる可能性のある論
理″０″として扱うことで、フェールセーフな論理演算
が実現できる． 入力回＃！１ａのＰゲートサイリスタＴＨＰは、カソー
ド電位に対してゲート電位を高くした場合にオン状態と
なり、逆に、ある程度以上の速度でゲート電位をカソー
ド電位より低い電位にすることによってオフ状態となる
．オン状態の時には、保持電流以上の電流を確保するよ
うに抵抗素子Ｒ１の抵抗値を決定してあり、オン状態が
ラッチされる．すなわち、サイリスタＴＨＰのゲートに
、そのカソード電位を基準とする交番入力があるときの
み、スイッチングする． また、入力回路１ｂのＮゲートサイリスタＴＨＮは、Ｐ
ゲートサイリスタＴＨＰと相補的な動作をするため、ア
ノード電位を基準とする交番入力があるときのみスイッ
チングし、抵抗素子Ｒ２の抵抗値も抵抗素子Ｒ１と同様
に設定されている． 電源電位はＶｈ＞Ｖｍ（接地電位》〉Ｖ１となるように
設定してあり、出力部の抵抗素子ＲＩ１，Ｒ．の抵抗値
の比は、トランジスタＴ　Ｒ　ｓ　とＴＲ２が同時にオ
ン状態にある時、出力端子ＯＵＴの電位がＶｍと等しく
なるように設定されている． 上記梢成による作用は、入力部に同時に負の電位が入力
された場合は、入力部のサイリスタＴＨＰはオフ、ＴＨ
Ｎはオン状態にあり、出力部のトランジスタＴ　Ｒ　ｓ
はオフ状態となり、トランジスタＴＲ２はオン状態にな
るから、接地電位Ｖｍに対する出力信号ＯｔＪＴの電位
はＶ１となる． これに対して、入力部に同時に正の電位が入力された場
合は、サイリスタＴＨＰはオン、ＴＨＮはオフとなり、
トランジスタＴ　Ｒ　１はオン状態、Ｔ　Ｒ　２はオフ
状態であるから、出力信号ＯＵＴの電位はｖｈとなる． 従って、ＴＨＰとＴＨＮを常に違う状態にすることによ
って、すなわち、入力ＩＮ１とＩＮ２に同期した論理“
１“が同時に入力された場合は、出力端子ＯＵＴに接地
電位Ｖｍに対する交番出力が得られるから、演算結果と
して論理“１”が出力される． 前記以外の組合せの入力信号の場合、あるいは、構成要
素の故障よる場合の出力信号は、電位Ｖｍに対して必ず
片側の電位しか取り得ないく論理“０”が出力される．
》ことは、演算器の構成が簡素ななめ、全ての場合につ
いて考察すれば明白である． 例えば、トランジスタＴＲＩが常にオン状態で、トラン
ジスタＴＲ２がオン・オフ状態になるときは、出力ＯＵ
ＴはそれぞれＶＭ，ｖｈとなり、Ｖｌ側の電位は出力さ
れない．また、トランジスタＴＲ１が常にオフ状態で、
Ｔ　Ｒ　ｚがオン・オフ状態となるときは、出力ＯＵＴ
はそれぞれＶｍ，Ｖｆとなり、ｖｈ側の電位は出力され
ない． 上述のように、この実施例は、入力信号として定められ
た周波数の交番エネルギーを入力し、なんら整流などの
エネルギー変換を行うことなく論理積演算を行ない、入
力信号に同期した出力信号を交番エネルギーとして出力
するフェールセーフな論理積演算を行なう論理積演算器
の提供を可能にする． また、エネルギー人力ＩＮ．とＩＮ２をワイヤードオア
接続することにより、多入力の論理和演算も実現できる
． 第３図は、上記論理演算器を用いて、フ工一ルセーフな
論理演算機能を有するエネルギー制御装置を構成した一
実施例である．ここでも、論理′１″と論理“０″につ
いては、第２図の場合と同一であるとする． 第３図において、ＴＨＰａは、前記論理演算器の出力信
号ＯＵＴにより動作されるスイッチング素子であるＰゲ
ートサイリスタであり、カソード電位はＶｍに対するゲ
ートの交番入力（論理演算器の出力が論理“１”の場合
）によってのみスイッチングする，Ｖｃは負荷しにエネ
ルギーを供給する電源電位である．使用するサイリスタ
がＰゲートの場合は、Ｖｃ＞Ｖｍなる関係に、Ｎゲート
の場合はＶｃ＜Ｖｍなる関係に設定する． このスイッチングパルスを、例えば絶縁トランスの１次
側に入力し、２次側に出力されるパルスを整流すれば、
フェールセーフな直流電源とすることができる． また、上記フェールセーフ論理回路（特開昭６０−６８
７１９）に見られるような容１結合を使用した整流回路
で倍電圧整流を行っても良い．つまり、サイリスタＴＨ
Ｐａがスイッチングしている場合にのみエネルギーが出
力されるようにすれば、フェールセーフなエネルギー＃
御が実現される． 第二実施例 第４図は、第１図におけるフェールセーフな論理演算器
の入力エネルギーとして光エネルギーを用いる場合の実
施例を示すものであり、第４図では、論理演算器とその
論理演算器を用いたエネルギー制御装置を、合わせて示
している． この実施例においては、定められた周波数の断続光ＰＨ
Ｉ，ＰＨ２を論理の“１”とする．論理“１”は、構成
素子の故障による誤りを含まないものとして扱う．その
他の状態は、構成素子の故障による誤りを含んでいる可
能性のある論理“Ｏ”として扱うことで、フェールセー
フな論理演算が実現できる．電源電位は、Ｖｈ＞Ｖｍ＞
Ｖｊ！の関係とされている．ＶＣは、負荷Ｌにエネルギ
ーを供給する電源電位である（使用するサイリスタがＰ
ゲートの場合は、Ｖ　ｃ　＞　Ｖ　ｍなる関係に設定さ
れる．） この実施例では、入力部の入力回路１ａ１ｂのスイッチ
ング素子としてフォトトランジスタＰ　Ｔ　ｓ　，　Ｐ
　Ｔ　ｚが用いられている点を除くと、他の構成は、第
一実施例のものと同一である． 入力部のフォトトランジスタＰＴ１ ＰＴｚに信号光が同時に入射することによって、Ｐ　Ｔ
　ｓ　，　Ｐ　Ｔ　２が同時にオンする．出力部のスイ
ッチングトランジスタＴＲ．のベース電位は、ほぼ正の
電源電位ｖｈとなり、ＴＲ．はオンする．同時に、ＴＲ
２のベース電位はほぼ負の電源電位ｖｉとなり、ＴＲ２
はオフする，ＴＲ．がオンして、ＴＲ２がオフすると、
サイリスタＴ｝｛Ｐのゲート電位がカソードの接地電位
Ｖｍよりも高くなるので、サイリスタＴＨＰはオン状態
となる． さらに、両フォトトランジスタＰＴ１ ＰＴ２共に信号光が入射しない状態では、ｐ”ｒｔ　，
ＰＴ２はともにオフ状態にある．スイッチングトランジ
スタＴＲＩのベース電位は接地電位Ｖｍであり、ＴＲ１
はオフすると同時に、ＴＲ２のベース電位はほぼＶｍと
なり、ＴＲ２はオンする，ＴＲＩがオフしてＴＲ２がオ
ンすると、サイリスタＴＨＰのゲート電位はＶｍとなり
、ＴＨＰはオフする．以上の動作の連続で、同期した断
続光をフォトトランジスタＰＴ１とＰＴ２に入力するこ
とによってのみ、出力端子ＯＵＴには入力した断続光に
同期した出力パルスが得られる．これに対して、例えば
、フォトトランジス夕ＰＴ１に断続光が入射し、フォト
トランジスタＰＴ２には直流光が入射している場合を検
討してみる，ＰＴＩは断続光が入射しているので、オン
・オフを繰り返す．ＰＴ２は直流光が入射しているので
、オンしたままである，ＰＴ．がオンで、かつ、ＰＴ２
がオンの場合は、ＴＲ１とＴＲ２はそれぞれオンしてい
るので、抵抗Ｒ，とＲｅの抵抗値の比を１＝１としてお
けば、サイリスタＴＨＰのゲート電位はほぼＶｍであり
、ＴＨＰの状態が変化する条件とはならない．また、Ｐ
Ｔ１がオフで、かつ、ＰＴ２がオンの場合は、ＴＲＩは
オフ、ＴＲ２がオンしているので、サイリスタＴＨＰの
ゲート電位は負となり、サイリスタＴＨＰをオフするこ
とができる．しかし、この場合には、ＴＨＰオンの条件
が成立しないため、ＴＨＰはスイッチング動作を行なう
ことはできない． このようにフォトトランジスタＰＴ１とＰ　Ｔ　２の入
射光のすべての組合せについて検討すれば、サイリスタ
ＴＨＰのスイッチング動作は、同期した断続光が同時に
ＰＴ１とＰＴ２に入力されているときのみであることが
わかる． さらに、この回路のどこかが断線したとしても、サイリ
スタＴＨＰのスイッチング動作を行なうのは不可能であ
る．抵抗素子は、導通故障はなく、断線故障のみである
ことは周知であるから、抵抗器を除くトランジスタ・サ
イリスタが導通故障を起こしても、サイリスタＴＨＰの
スイッチング動作は不可能である． 以上のことから、素子あるいは伝送線路上における故障
による誤りを含まない、定められた断続光を論理“１“
とし、直流光あるいは光のない状態を論理“Ｏ”とする
演算ができ、“１″は信頼できるとする安全情報の処理
に適している． 上記の各実施例では、入力部１の各入力回路１ａ，ｌｂ
に、２系統の電気信号又は光信号をそれぞれ入力するこ
とにより論理積演算器として用いた場合について説明し
たが、同一構成で、２系統の電気信号又は光信号をそれ
ぞれ両入力回路！ａ，ｌｂに入力することにより、この
論理演算器を論理和演算器として用いることが可能であ
る． 第５図は、第三発明に係るフェールセーフ論理和演算器
の基本構成及びその論理和演算器を用いた制御装置の一
例の楕成を示す．この論理和演算器は、この演算器を動
作させるための電源電圧十ＶｃｃとーＶｃｃの間に入力
部ＩＥと出力部２Ｅを並列接続し、入力部１は、スイッ
チング素子Ｔ１と抵抗素子Ｒ１と直列接続して楕成し、
出力部２はスイッチング素子と抵抗素子Ｔ２　，　Ｒｓ
　、Ｔ３　，Ｒ４を直列接続してなる二つの出力回路２
ａ，２ｂを直列接続して構成し、さらに、入力部のスイ
ッチング素子／ｒ１と抵抗素子Ｒ１どの中間点と、各出
力回路２ａ，２ｂのスイッチング素子Ｔ２　，Ｔ３の制
御端子との間を抵抗素子Ｒ２を介して接続して楕成して
ある．この論理和演算器でも、入力エネルギーとして電
気エネルギーと光エネルギーのいずれに使用可能である
．第５図は光エネルギーを入力エネルギーに用いる場合
の実施例であるので、入力段のスイッチング素子Ｔ１に
は、フォトトランジスタを用いている．入力エネルギー
に電気エネルギーを用いる場合は、このフォトトランジ
スタに代えて、サイリスタを用いれば良いことは、上記
の説明から明らかである． 続いて、第５図の楕成による作用を説明する． フォトトランジスタＴ１に信号光が入射していない場合
は、トランジスタＴ２及びＴ３のベース電位は負の電源
電圧となるので、ＮＰＮトランジスタＴ２はオフ状態で
、ＰＮＰトランジスタＴ３はオン状態である，従って、
出力端子ＯＵＴの電位は負の電源電圧とほぼ等しくなる
．従って、出力端子ＯＵＴにスイッチング素子としてサ
イリスタＴ４を接続し、これに負荷Ｌを接続して構成さ
れた制御装置においては、サイリスタＴ４はオフ状態と
なる． これに対して、フォトトランジスタＴ１に信号光が入射
している場合は、トランジスタＴ２及びＴ，のベース電
位はほぼ正の電源電圧となるので、ＮＰＮ｝ランジスタ
Ｔ２はオン状態、ＰＮＰトランジスタＴ，はオフ状態で
ある．従って、出力端子ＯＵＴの電位は正の電源電圧と
ほぼ等しくなる．従って、サイリスタＴ４はオン状態と
なる． 以上の動作の連続で、断続光を入力信号として使用すれ
ば、入力信号に同期したエネルギーの断続としての出力
信号を得ることができるから、このフォトトランジスタ
Ｔ１へ同期した複数の断続光を入力すれば、論理和演算
を実行することができる． そして、この回路において、各トランジスタが短絡故障
あるいは開放故障を起こしても、出力端子ＯＵＴにエネ
ルギーの断続としての出力は出ないから、サイリスタＴ
４をスイッチングさせることは不可能である．また、各
抵抗が開放故障を起こしても、出力端子ＯＵＴの電位が
変化することはないから、サイリスタＴ４をスイッチン
グさせることは不可能である． また、サイリスタＴ４あるいはサイリスタの負荷Ｌに故
障があれば、エネルギーの断続としての出力は出ないの
は本回路からは明白であり、フェールセーフな論理和演
算器であると言うことができる． 以上のことから、素子あるいは伝送線路上における故障
による誤りを含まない定められた断続光を論理“１”と
し、それ以外を故障誤りを含む可能性のある論理“０”
とする演算ができ、論理“１”を信頼できる情報とする
安全情報の処理に使用できる． 上記実施例において、出力部のスイッチングトランジス
タはＰＮＰ型、ＮＰＮ型の配置位置を図示の例と逆にす
ることによっても同様に作用することができる． また、制御装置の論理演算器の出力端子の後段に接続さ
れるスイッチング素子は、サイリスタに限定させず、回
路構成がやや複雑になるが、フェールセーフなトランジ
スタの結合回路を用いることもできる． 《発明の効果》 上述のように、第一発明に係る論理演算器によれば、フ
ェールセーフな論理積演算器の小型化と低価格化がもた
らされ、かつ、信号伝送線路での電磁誘導ノイズによる
影響を絶無とし、さらに組み込み装置の高機能化が促進
され、実用的にきわめて有用である．また、入力信号の
入力の仕方により、論理積演算器と論理和演算器のいず
れにも使用できる． さらに、最近の半導体技術の進歩によりワンチップ化す
ることも可能で、複雑な論理の演算器を構成しても、従
来の演算器と比較して著しく小型の演算器が実現できる
るたけてなく、高速の光半導体素子を使用することによ
り、演算速度も通常の制御用コンピュータと同等の速度
まで期待できる． また、第二発明によれば、フェールセーフな制御装置を
提供することができる． さらに、第三発明に係る論理演算器によれば、簡単な構
成でフヱールセーフな論理和演算器を得ることができる
． そして、第四発明によれば、上記第三発明を用いたフエ
ールセーブな制御装置の提供が可能である． 入力部に光センサを用いる場合は、伝送路の故障によっ
て例えば太陽光等の直流光が混入しても誤動作しないよ
うに、あるいは演算器の故障による誤り出力信号を含ま
ない、定められた周波数の断続光を論理“１”とし、故
障時の誤りを含む可能性のある直流光あるいは光がない
状態を論理“０”とすることにより、定められた周波数
の断続光は、自然界にあるいは演算器の設置された環境
に存在しない状態を選択できる．また、光論理演算器を
用いる制御装置においても、前段の演算器の出力段が正
常であると言う確認も同時にできる意味から、故障等の
誤りを含まないと仮定できる．論理“１″と論理“ｌ”
との論埋積を取ることにより、演算器が正常な場合には
論理”１”を、それ以外の入力条件あるいは故障の場合
にはすべて論理″０”を出力することができる．

【図面の簡単な説明】

第１図は第一発明の基本構成を示すブロック図、第２図
は第一発明の一実施例である論理演算器の電気回路図、
第３図は第２図の論理演算器を用いた制御装置の構成を
示ず回路図、第４図は第二発明の一実施例を示す回路図
、第５図は第三発明及び第四発明の一実施例を示す回路
図である． １・・・入力部、 ｌａ，ｌｂ・・・入力回路、 ２・・・出力部、 ２ａ．２ｂ・・・出力回路、 ｖｈ，ｖ，５・・・電源電圧、 ＩＮ．，ＩＮ２・・・入力エネルギー 特許出顧人 日本信号株式会社 ｖｌ 一７１一 ＋Ｖｃｃ ｖｈ 第４図

Claims (4)

【特許請求の範囲】
1. （１） （イ）正負の電源電圧の間に並列接続された入力部と出
   力部とを有し、 （ロ）前記入力部は、入力エネルギーにより動作される
   スイッチング素子と抵抗素子とを直列接続してなる二つ
   の入力回路を直列接続するとともに、両入力回路の中間
   点を接地してなり、 （ハ）前記出力部は、スイッチング素子からなる二つの
   出力回路を直列接続するとともに、両出力回路の中間点
   に出力端子を接続してなり、 （ニ）前記入力部と前記出力部は、電源電圧の正負に関
   して同一側の入力回路と出力回路同志において、入力回
   路のスイッチング素子と抵抗素子との中間点と前記出力
   回路のスイッチング素子の制御端子とが接続されている
   、 論理演算器。
2. （２） 特許請求の範囲第１項に記載の論理演算器の出力部の出
   力端子を後段のスイッチング素子の制御端子に接続し、
   その後段のスイッチング素子を負荷と、電源とアースの
   間に直列接続してなるフェールセーフな制御装置。
3. （３） （イ）正負の電源電圧の間に並列接続された入力部と出
   力部を有し、 （ロ）前記入力部は、スイッチング素子と抵抗素子とを
   直列接続してなり、 （ハ）前記出力部は、スイッチング素子からなる二つの
   出力回路を直列接続してなり、 （ニ）前記入力部のスイッチング素子と抵抗素子との中
   間点と、前記各出力回路のスイッチング素子の制御端子
   との間が接続されている、 論理和演算器。
4. （４） 特許請求の範囲第３項に記載の論理和演算器の出力部の
   出力端子を後段のスイッチング素子の制御端子に接続し
   、その後段のスイッチング素子を負荷と、電源とアース
   の間に直列接続してなるフェールセーフな制御装置。