JPH022961A - 大規模集積回路の出力ゲート回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 少なくとも数百ゲート以上の論理素子を有する大規模集
積回路の出力レベルを設定するための出力ゲート回路に
関し、 テスト時間が節約されると共に予め出力論理レベルを測
定しておく手間を省き、しかもゲート規模の増大を最少
限に抑えることが出来る大規模集積回路の出力ゲート回
路を提供することを目的とし、 数百ゲート以上の論理素子の組み合わせからなる論理回
路部と出力端子間に論理回路部の出力をゲーティングす
る出力ゲート回路中の出力レベル設定手段内否定論理和
ゲートの１段目の各々の該否定論理和ゲートの１つの入
力は専用の第１の端子と接続し、他の入力は前記論理回
路部の複数出力と接続し、否定論理和ゲートの出力は２
段目の各々の否定論理和ゲートの一方に入力し、２段目
の否定論理和ゲートのもう一方の入力は共通に接続して
専用に設けた第１の端子の反転値と第２の専用端子との
否定論理和した出力に接続して構成する。

〔産業上の利用分野〕

本発明は、少な（とも数百ゲート以上の論理素子を有す
る大規模集積回路の出力レベルを設定するための出力ゲ
ート回路に関する。

大規模集積回路（以下ＬＳＩと称する）は、製品として
出荷される前に各種の信顛度テストが行われ出荷される
。

そのテストの１つとして、数百ゲート以上の論理素子を
有する論理ＬＳＩの出力レベルが予め決められた状態に
なるか否かをテストする出力レベル評価テストがある。

かかるテストは簡易にしかも迅速に実施されることが、
廉価で高品質のＬＳＩを提供する上で必要となる。

〔従来の技術〕

第４図は従来例を説明する図を示す。第４図に示す従来
例の論理ＬＳＩＩはＮ個の入力Ｉ、〜■、及び出力８１
〜Ｓ７とを有する論理回路部２と、論理回路部２の出力
Ｓ、〜Ｓ、、に対応して、その出力レベルを得るための
ドライバ等で構成される出カバソファ部３を具備してい
る。

尚、論理ＬＳＩＩは入力端子ＩＮ、〜ＩＮｆｉと、出力
端子ＯＵＴ、〜ＯＵＴ、を備えており、入力１１〜■１
は入力端子ＩＮ、〜ＩＮｆｉと接続され、出力３１〜Ｓ
７は出力バッファ部３を介して出力端子ＯＵＴ、−０Ｕ
Ｔ、％と接続される。

従来の論理ＬＳＩＩにあって、その出力レベルを測定す
る場合の出力レベルの切り替えは、入力端子ＩＮ、〜Ｉ
Ｎｎに信号を与えて、出力端子ＯＵＴ、−０ＵＴｎの出
力レベルを各々異なったタイミングで“Ｉ４”あるいは
”Ｌ″に変化させる方法（以下ごれを方法のとする）と
、以下の方法■とがある。

即ち、論理回路部２内部で処理した論理出力８１〜Ｓ１
と出力端子ＯＵＴ、〜ＯＵＴ、の間に第４図に示すよう
に排他的論理和ゲート（以下ＥＸＯＲゲートと称する）
６１〜Ｇ、ｌを設け、この一方の入力に専用に設けた論
理ＬＳ１１の１つの入力端子Ｎアを接続し、この専用の
入力端子ＮＴ基以外論理入力端子ＩＮ、〜ＩＮ、に直流
レベルを与えて置き、各出力端子ＯＵＴ、〜ＯＵＴ、の
レベルを予め測定してから各出力端子ＯＵＴ、〜ＯＵＴ
、に対して専用の入力端子Ｎ７から“Ｈ”レベル又は“
Ｌ”レベルを与えることにより各出力端子ＯＵＴ、〜Ｏ
ＵＴ、別に出力レベルを測定する方法■とがある。

〔発明が解決しようとする課題〕

しかし、方法■の場合は、論理回路部２内部にフリップ
フロップやカウンターがあったり、又論理が複雑であっ
たりすると各出力端子ＯＵＴ、〜ＯＵＴ、に目的とする
論理レベルを設定するために、複雑な入カバターンを論
理入力端子ＩＮ、〜ＩＮ、に印加する必要があり、従っ
て複雑な入カバターンを作成するための手間が掛り、し
かも各出力端子０ＵＴＩ〜ＯＵＴ、１に目的とする論理
レベルを設定するまでに長い時間を要することになる。

一方、方法■の場合は、専用の入力端子Ｎ７を除いた全
ての論理入力端子ＩＮ、〜ＩＮ、に直流レベルを与えて
やる手間が掛り、しかも各出力端子ＯＵＴ、〜ＯＵＴ、
のレベルを測定する前に論理入力端子ＩＮＩ〜ＩＮ、１
に直流レベルを与えたことにより、各々の出力端子ＯＵ
Ｔ、〜０ＵＴｎがどちらの論理レベルに設定されたかを
測定しておく手間と、１つ１つの出力端子ＯＵＴ、〜０
ＵＴ１が専用の入力端子ＮＴにより切り替えられるレベ
ルが異なると言う煩わしさがある。

更に、ＥＸ−ＯＲゲートＧＩ−Ｇｌｌ　（否定論理和ゲ
ートの約４倍のベーシックセルを要する）を用いること
により、出力端子０ＬＩＴ、〜ＯＵＴ。

が多い論理ＬＳＩではゲート規模がそれだけ多くなると
言う問題点がある。

本発明は、テスト時間が節約されると共に予め出力論理
レベルを測定しておく手間を省き、しかもゲート規模の
増大を最少限に抑えることが出来る大規模集積回路の出
力ゲート回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明する図を示す。

第１図に示す本発明の原理図中の２は少なくとも数百ゲ
ート以上の論理素子の組み合わせからなる論理回路部で
あり、 ４０は論理回路部２の出力と大規模集積回路１０の出力
端子０ＵＴＩ〜０ＵＴｆｉの間に論理回路部２の出力を
ゲーティングするために、論理回路部２の複数出力に対
応する数を有する否定論理和ゲートを２段有する出力レ
ベル設定手段であり、５０は出力レベル設定手段４０内
否定論理和ゲートの１段目の各々の否定論理和ゲートの
１つの入力と接続して出力レベル設定手段４０のテスト
モードを設定する専用の第１の端子ＮＴＩ　と、出力レ
ベル設定手段４０のゲートレベルを設定する専用の第２
の端子ＮＴ、を有する出力レベル設定制御手段であり、 ６０は出力レベル設定手段４０と出力レベル設定制御手
段５０を備え論理回路部２の出力状態を制御する出力ゲ
ート回路であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作　用〕

論理ＬＳＩｌ０の出力ゲート回路６０に専用の端子ＮＴ
、、　Ｎ’ｒｚの２つを設け、専用端子ＮＴ、で出力レ
ベルを測定するためのテストモードを設定し、専用端子
ＮＴ２で出力レベル設定制御手段５０をアクセスして出
力レベル設定手段４０の出力レベルを一度にしかも同レ
ベルに設定することにより、論理ＬＳ　Ｉ　１０の全出
力を一度にテストし、しかも論理ＬＳ　Ｉ　１０の論理
出力と出力端子ＯＵＴ、〜Ｏ，ＵＴＩ、との間に設けた
出力ゲート回路６０のゲート数を最少限にして、多数の
出力端子の出力レベルを簡易にテストすることが可能と
なる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明する図、第３図は本発明の
実施例における真理値表を説明する図をそれぞれ示す。

尚、全図を通じて同一符号は同一対象物を示す。

第２図に示す本発明の出力ゲート回路６０ａの実施例は
、第１図で説明した出力レベル設定手段４０として第４
図で説明したＥＸ−ＯＲゲート６１〜Ｇ、の代わりに、
第１段目の否定論理和ゲート　（以下ＮＯＲゲートと称
する）Ｇｚ〜ＧＩＬ１と、２段目のＮＯＲＯＲゲートＧ
　２１〜Ｇ１からなる出力レベル設定回路４０ａ、 出力レベル設定制御手段５０として、専用端子Ｎ　Ｔ　
１．Ｎ　Ｔ　２とインバー１−ゲートＧ３１とＮＯＲＯ
ＲゲートＧ　４１からなる出力レベル設定制御回路５０
ａから構成した例である。

本実施例において、論理回路部２の出力信号Ｓ〜Ｓ、は
出力レベル設定回路４０ａ内第１段目のＮＯＲゲー）Ｇ
ｚ〜Ｇｌｎの入力の一端にそれぞれ接続されると共に、
その他端は共通になってテストモード設定端子ＮＴ、に
接続される。

そして、この第１段目のＮＯＲゲート６１１〜Ｇ。の出
力は各々出力レベル設定回路４０ａ内第２段目のＮＯＲ
ゲートＧ２１”＝Ｇｚｎの入力の一端にそれぞれ接続さ
れる。

そして、第２段目のＮＯＲゲートＧＺ＋−’−０２ｆｌ
の入力の他端は共通になって出力ゲートレベル設定端子
ＮＴ、と、テストモード端子ＮＴ、のインバートゲート
Ｇ：ｌＩを介した反転値とをＮＯＲゲートＧ・４Ｉで否
定論理和した出力■に接続され、第２段目のＮＯＲゲー
トＧ２＋”’Ｇｚｎの出力は出カバソファ部３を介して
各々論理ＬＳ１１０ａの出力端子０ＵＴＩ　〜ＯＵＴ、
に接続されている。

論理ＬＳ１１０２のテスト時には、テストモード端子Ｎ
Ｔ１には“Ｈ″レベル印加しておき、出力ゲートレベル
設定端子Ｎ　Ｔ　ｚを“Ｈ”レベル又は“Ｌ”レベルに
設定すると、入力端子ＩＮ。

〜ＩＮ、の信号の状Ｕ（論理状態やレベル状態等）に無
関係に出力端子０ＵＴＩ−ＯＵＴｎの出力レベルを変化
させることが可能となる。

その状況を第３図に示す真理値表で示す。即ち、この真
理値表のｒＸＪは全ての論理を示し、入力端子ＩＮＩ〜
ＩＮ、の信号の状ＧｒＸＪには無関係にテストモード端
子ＮＴ、と出力ゲートレベル設定端子ＮＴ２のレベルに
より、ＮＯＲゲー１−Ｇ４１＋Ｇｌｌの出力■、■の状
態が変化し、これに伴い出力端子０ＵＴＩ〜ＯＵ’ｒ’
ｆｉの出力レベルが変化している状況が表示されている
。

尚、本実施例ではテストモード（ＮＴ、＝Ｈ”）時出力
ゲートレベル設定端子ＮＴ２に“Ｈ”レベルを印加する
と、全出力端子ＯＵ　Ｔ　＋　〜ＯＵＴ、、が“Ｈ”レ
ベルに設定され、出力ゲートレベル設定端子Ｎ　Ｔ　ｚ
に“Ｌ”レベルを印加すると、全出力端子ＯＵＴ、〜Ｏ
ＵＴ、が“Ｌ”レベルに設定される。

又、テストモード端子ＮＴ、に“Ｌ”レベルを印加する
と、出力ゲートレベル設定端子Ｎ　Ｔ　ｚの論理に関係
なく論理回路部２の出力Ｓ、−Ｓ、が各々に対応した出
力端子ＯＵＴ、〜ＯＵＴ、に出力される。

本発明の実施例は上述のように論理入力端子の状態にか
かわりなに論理ＬＳ１１０３の出力端子のレベルを設定
出来るため、 ｆ’）　出力端子のレベルを“Ｈ”レベル又はＬ”し。

ベルに設定するだめの入力条件を論理入力端子に設定す
る必要がないため、入力条件を作成する時間が節減出来
、 （２）同様に、入力条件としてパルス信号を与えて内部
のフリップフロップやカウンターを所定の状態にセット
する必要がないため、測定時間が節約出来る。

（３）又、２つの専用端子だけで出力端子のレベル設定
が出来るため、その測定が容易であり、（４）否定論理
和ゲートだけでこれらが構成出来るため、必要とするゲ
ート規模が第４図で説明したＥＸ−ＯＲゲートの場合よ
り約１／２に削減することが可能となる。

〔発明の効果〕

以上のような本発明によれば、最少比のゲート数で迅速
に論理ＬＳＩの出力レベルをテストすることが出来る出
力ゲート回路を提供することが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、 第２図は本発明の詳細な説明する図、 第３図は本発明の実施例における真理値表を説明する図
、 第４図は従来例を説明する図、 をそれぞれ示す。 図において、 １、１０，１０ａは論理ＬＳＩ、 ２は論理回路部、　　　　３は出カバソファ部、４０は
出力レベル設定手段、 ４０ａは出力レベル設定部、 ５０は出力レベル設定制御手段、 ５０ａは出力レベル設定制御部、 ６０．６０ａは出力ゲート回路、 をそれぞれ示す。 木）と　日月／）滑、チ里？店腎、ｅ月すう　Ｄ司水全
明内実方己９・ｊΣ説明する図 第２　図 Ｃ〔木台・ｊを導也ａ月すうＰり 第 図

Claims (1)

1. 【特許請求の範囲】 　入力端子（ＩＮ＿１〜ＩＮ＿ｎ）より信号を入力し、
   その信号を論理演算するための論理素子として少なくと
   も数百ゲート以上を有し、これら論理素子にて論理演算
   した結果を出力端子（ＯＵＴ＿１〜ＯＵＴ＿ｎ）にゲー
   ティングして出力する大規模集積回路（１０）の出力ゲ
   ート回路（６０）であって、数百ゲート以上の論理素子
   の組み合わせからなる論理回路部（２）と前記出力端子
   （ＯＵＴ＿１〜ＯＵＴ＿ｎ）間に前記論理回路部（２）
   の出力をゲーティングするために、その複数出力に対応
   する数を有する否定論理和ゲートを２段有する出力レベ
   ル設定手段（４０）と、 前記出力レベル設定手段（４０）内否定論理和ゲートの
   １段目の各々の該否定論理和ゲートの１つの入力と接続
   して前記出力レベル設定手段（４０）のテストモードを
   設定する専用の第１の端子（ＮＴ＿１）と、前記出力レ
   ベル設定手段（４０）のゲートレベルを設定する専用の
   第２の端子（ＮＴ＿２）とを有する出力レベル設定制御
   手段（５０）とを備え、 前記出力レベル設定手段（４０）内否定論理和ゲートの
   １段目の各々の該否定論理和ゲートの１つの入力は前記
   専用の第１の端子（ＮＴ＿１）と接続し、他の入力は前
   記論理回路部（２）の複数出力と接続し、 前記否定論理和ゲートの出力は２段目の各々の否定論理
   和ゲートの一方に入力し、２段目の否定論理和ゲートの
   もう一方の入力は共通に接続して、専用に設けた前記第
   １の端子（ＮＴ＿１）の反転値と第２の専用端子（ＮＴ
   ＿２）との否定論理和した出力に接続して構成したこと
   を特徴とする大規模集積回路の出力ゲート回路。