JPH02299041A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は記憶装置の故障検出に関し、特に記憶装置内で
待機中の各バンクの誤動作監視方式（従来の技術） 従来、記憶装置の故障検出方式はデータやアドレスのチ
ェックによるものが主であり１％に各バンクの動作監視
は行われていなかった。

近年、プロセサの高速化により記憶装置への要求性能も
高くなってきている。しかし、記憶素子の高速化の進度
がプロセサに比べて遅いため、インターリーブ動作など
により高速データ転送を実現する几めに複数のバンクを
備え比記憶装置が増加している。そのため、複数のバン
クの動作の正常性をチェックする必要性がでてきている
。

（発明が解決しようとする課題） 上述した従来の記憶装置では、バンクの誤動作を監視す
るための手段を特に備えていないため％あるバンクが誤
動作してもデータのエラーチェックなどで検出されなけ
ｎば、誤ったデータを転送してしまうと云う欠点がある
。

本発明の目的は、各バンクの基本タイミング信号をチェ
ックして待機中であるべきバンクの誤動作を検出するこ
とにより上記欠点を除去し、誤つ几データを転送するこ
とがないように構成しｆｃ記憶装置を提供することにあ
る。

（課題を解決するための手段） 本発明による記憶装置は複数のバンク記憶手段と、バン
ク監視部と、エラー検出部と？具備して構成したもので
ある。

複数のバンク記憶手段は、ｒｉ数のバンクにデータを分
割して記憶するためのものである。

バンク監視部は、各バンクの動作状態を監視するための
ものである。

エラー検出部は、各バンクの基本タイミング信号をチェ
ックして待機中のバンクの誤動作をチェックするための
ものである。

（実　施　例） 次に１本発明について図面を参照して説明する。

第１図は、本発明による記憶装置の一実施例を示すブロ
ック図である。

第１因において、ｌは共通制御部、２はバンクｏ！ｌＩ
Ｕｍ部、３はバンク１制御部、４はバンク監７児部、５
はバンク０バ己憶部、６はパンク１ｊ己憶部、７はエラ
ー検出部である。

共通制御部１は１台以上のプロセサとの間での転送を冶
す御するとともに、バンク０制御部２およびバンク１制
御部３ヘアドレス、および制御信号を出力し、さらにバ
ンク０制御部２およびバンク１制御部３とのデータ転送
、ならびにバンク監視部４へのバンクアドレスや制御信
号を制御する。

バンクＯ制御部２およびバンク１制御部３は共通制ｆＩ
Ｊ部１からのアドレス２よび制御信号により、バンク０
記憶部５およびバンク１忙憶部６ヘデータの書込み／読
出しの・動作を実行する。

バンク監視部４は、共通制御部１からのバンクアドレス
、および制御信号により、各バンクがそれぞｎ動作状態
にあるか、あるいは待機中であるかを常時、判別し、エ
ラー検出のための制御信号をエラー検出部７へ出力する
。エラー検出部７は、バンク０制御部２およびバンク１
制御部３からそｎぞｒしの基本タイばング信号を入力し
、共通制御部ｌからの制御信号によジチェックし、待機
中であるべきバンク制御部からの基本タイミング信号が
出力されていれば、エラーの発生したことを共通制御部
１を経由してプロセサへ報告する。

本発明は上記実施例に限定されるものではなく、複数の
任意のバンクに適用さｎるものである。

（発明の効果） 以上説明したように本発明は、各バンクの基本タイミン
グ信号をチェックして、待機中であるべきバンクの誤動
作を検出することにより、データの誤りを防止できると
云う効果がある。

【図面の簡単な説明】

第１図は１本発明による記憶装置の一実施例を示すブロ
ック図である。 １・・・共通制御部　　２．３・・・バンク制御部４・
・・バンク監視部　５．６・・・バンク記憶部７・・・
エラー検出部 特り出願人　　日本電気株式会社 代理人　弁理士　井　ノ　　ロ　　　壽才１０

Claims (1)

【特許請求の範囲】
1. 複数のバンクにデータを分割して記憶するための複数の
   バンク記憶手段と、前記各バンクの動作状態を監視する
   ためのバンク監視部と、前記各バンクの基本タイミング
   信号をチェックして待機中のバンクの誤動作を検出する
   ためのエラー検出部とを具備して構成したことを特徴と
   する記憶装置。