JPH0230134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0230134A JPH0230134A JP18100488A JP18100488A JPH0230134A JP H0230134 A JPH0230134 A JP H0230134A JP 18100488 A JP18100488 A JP 18100488A JP 18100488 A JP18100488 A JP 18100488A JP H0230134 A JPH0230134 A JP H0230134A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon substrate
- oxidized
- element separating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 6
- 241000293849 Cordylanthus Species 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に素子分離酸
化膜の形成方法に関する。
化膜の形成方法に関する。
従来、半導体装置の製造工程における素子分離酸化膜の
製造方法には選択酸１ヒ法が用いられていた。以下第３
図（ａ）、（ｂ）を用いて説明する。
製造方法には選択酸１ヒ法が用いられていた。以下第３
図（ａ）、（ｂ）を用いて説明する。
まず第３図（ａ）に示す様に、薄い酸化膜５を介してシ
リコン基板１上に窒化膜６を設けたのち、ホトリソグラ
フィーによりバターニングし、素子分離領域に開口部２
０を形成する。
リコン基板１上に窒化膜６を設けたのち、ホトリソグラ
フィーによりバターニングし、素子分離領域に開口部２
０を形成する。
次に第３図（ｂ ）’に示すように、開口部２０が形成
された窒化膜６をマスクとしてシリコン基板１を酸１ヒ
し、素子分離酸化Ｉｔｓ！ ９Ａを形成する。
された窒化膜６をマスクとしてシリコン基板１を酸１ヒ
し、素子分離酸化Ｉｔｓ！ ９Ａを形成する。
１′発明が解決しようとする課題〕
上述した従来の素子分離酸化膜の形成方法では、素子領
域にバーズビーク１３と呼ばれる（ｔ１２化膜のくい込
みが生ずるため、実効的な素子分離領域が広がり、半導
体装置の集積度を向上させることができないという欠点
がある。
域にバーズビーク１３と呼ばれる（ｔ１２化膜のくい込
みが生ずるため、実効的な素子分離領域が広がり、半導
体装置の集積度を向上させることができないという欠点
がある。
本発明の半導体装置の製造方法は、シリコン基板上に酸
化膜を形成したのちパターニングし素子分離領域にのみ
該酸化膜を残す工程と、前記酸化膜を含む全面に窒化膜
を形成する工程と、前記壁（上膜上に平坦化材層を形成
しなのち該平坦化材層と前記酸化膜上の窒化膜をエツチ
ングし酸化膜の表面を露出させる工程と、残された前記
窒化膜をマスクとし表面が露出した前記酸化膜を介して
前記シリコン基板を酸化し素子分離酸化膜を形成する工
程とを含んで構成される。
化膜を形成したのちパターニングし素子分離領域にのみ
該酸化膜を残す工程と、前記酸化膜を含む全面に窒化膜
を形成する工程と、前記壁（上膜上に平坦化材層を形成
しなのち該平坦化材層と前記酸化膜上の窒化膜をエツチ
ングし酸化膜の表面を露出させる工程と、残された前記
窒化膜をマスクとし表面が露出した前記酸化膜を介して
前記シリコン基板を酸化し素子分離酸化膜を形成する工
程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した断面図である。
るための工程順に示した断面図である。
まず第】図（ａ）に示すように、シリコン基板１上に厚
さ０．２〜０．４μｍの酸化膜２を被膜させる。次で酸
化Ｍ２上にレジスト３を形成しパターニングしてマスク
を形成する。
さ０．２〜０．４μｍの酸化膜２を被膜させる。次で酸
化Ｍ２上にレジスト３を形成しパターニングしてマスク
を形成する。
次に、第１図（ｂ）に示すようにレジスト３をマスクと
して酸化膜２をエツチングし、素子分離領域４のみに酸
化膜２を残す。次でシリコン基板１の露出部に薄い酸１
ヒ膜５を形成する。
して酸化膜２をエツチングし、素子分離領域４のみに酸
化膜２を残す。次でシリコン基板１の露出部に薄い酸１
ヒ膜５を形成する。
次に第１図（ｃ）に示すように全面に窒化膜６を形成し
たのち、レジスト等からなる平坦１ヒ材ＪΔ７を形成す
る。
たのち、レジスト等からなる平坦１ヒ材ＪΔ７を形成す
る。
次に第１図（ｄ）に示すように平坦化エッチバックを行
い、酸化膜２の上面を露出させる。
い、酸化膜２の上面を露出させる。
次に第１図（ｅ）に示すように、薄い酸化膜５上に残っ
た紫化膜をマスクとし、酸化膜２を庁してシリコンＪ、
（板１を選択的に酸化し、素子分離酸化膜９を形成する
。この際、酸化種は素子分離領域におＣ・ｊる酸１ヒ膜
２の上面からしか入り込めないので、酸化されるのは素
子分離領域４の直下のシリコン基板である。そのため従
来の選択酸化法により形成されたバースビークを抑える
ことができる。
た紫化膜をマスクとし、酸化膜２を庁してシリコンＪ、
（板１を選択的に酸化し、素子分離酸化膜９を形成する
。この際、酸化種は素子分離領域におＣ・ｊる酸１ヒ膜
２の上面からしか入り込めないので、酸化されるのは素
子分離領域４の直下のシリコン基板である。そのため従
来の選択酸化法により形成されたバースビークを抑える
ことができる。
以下窒化膜６を除去したのち、常法に従って素子領域に
半導体素子を形成する。
半導体素子を形成する。
第２１’１（ａ）〜（ｅ）は本発明の第２の実施例を説
明するための工程順に示した半導体チップの断面図であ
る。
明するための工程順に示した半導体チップの断面図であ
る。
まず第２図（ａ）に示すように、シリコン基板１上に酸
化膜２と多結晶シリコン膜１２を被膜させ、レジスト３
からなるマスクを形成する。
化膜２と多結晶シリコン膜１２を被膜させ、レジスト３
からなるマスクを形成する。
次に第２図（ｂ）に示すように、レジスト３からなるマ
スクを用いて酸化膜２と多結晶シリコン膜１２をエツチ
ングし、素子分離領域４にのみ残す。次でシリコン基板
１の露出部分に２０〜５０ｎｍ厚の薄い酸化膜５を形成
する。
スクを用いて酸化膜２と多結晶シリコン膜１２をエツチ
ングし、素子分離領域４にのみ残す。次でシリコン基板
１の露出部分に２０〜５０ｎｍ厚の薄い酸化膜５を形成
する。
次に第２図（ｃ）に示すように、第１の実施例と同様に
、全面に窒化膜６と平坦化材層７を形成する。
、全面に窒化膜６と平坦化材層７を形成する。
次に第２図（ｄ）に示すように、多結晶シリコン膜１２
をストッパーとして窒化膜６を平坦化エッチバックする
。
をストッパーとして窒化膜６を平坦化エッチバックする
。
次に第２図（ｅ）に示すように、残された窒化膜６をマ
スクに選択酸化を行うことにより、ストッパーとして用
いた多結晶シリコン膜１２及び酸化膜２を介してシリコ
ン基板１が酸化され素子分離酸化膜９が形成される。こ
の第２の実施例では多結晶シリコン１模１２も酸１ヒさ
れるため、シリコン基板１を酸化する時間が少なくてす
むのてバーズビークをより抑えることができる。
スクに選択酸化を行うことにより、ストッパーとして用
いた多結晶シリコン膜１２及び酸化膜２を介してシリコ
ン基板１が酸化され素子分離酸化膜９が形成される。こ
の第２の実施例では多結晶シリコン１模１２も酸１ヒさ
れるため、シリコン基板１を酸化する時間が少なくてす
むのてバーズビークをより抑えることができる。
以上説明したように本発明は、シリコン基板上に酸化膜
を被ｊ摸しエツチングし、て素子分離領域にのみ残した
のち、素子分離領域以外を窒１ヒ膜でマスクしたのち、
素子分離領域の酸化股下のシリコン基板θ）みを選択酸
化することにより、バースビークの発生を抑えることが
できるため、半導体装置の集積度を向上させることがで
きる。
を被ｊ摸しエツチングし、て素子分離領域にのみ残した
のち、素子分離領域以外を窒１ヒ膜でマスクしたのち、
素子分離領域の酸化股下のシリコン基板θ）みを選択酸
化することにより、バースビークの発生を抑えることが
できるため、半導体装置の集積度を向上させることがで
きる。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）及び第２図（ａ）・〜（ｅ）は本
発明の第１及び第２の実施例を説明するための半導木チ
ップの１Ｕｉ曲図、第３図（ａ）、ｌ）は１７Ｃ来の半
導体装置の製造方法を説明するだめの半導体チップの断
面図である５゜ １・・・シリコン基板、２・・・酸化膜、 ３レジス
ト、４・・・索子分離ｒｉｆｔ域、５・・・薄い酸１ヒ
膜、６・・・窒化１模、 ７・・ 平坦化材層、 Ａ 膜、 ・・多結晶シリコン膜、 ・・素子分離酸化 ３・・・バーズビー ク、 ・・開口部。 ミ「 ７フ ？ 刀 乃 図
発明の第１及び第２の実施例を説明するための半導木チ
ップの１Ｕｉ曲図、第３図（ａ）、ｌ）は１７Ｃ来の半
導体装置の製造方法を説明するだめの半導体チップの断
面図である５゜ １・・・シリコン基板、２・・・酸化膜、 ３レジス
ト、４・・・索子分離ｒｉｆｔ域、５・・・薄い酸１ヒ
膜、６・・・窒化１模、 ７・・ 平坦化材層、 Ａ 膜、 ・・多結晶シリコン膜、 ・・素子分離酸化 ３・・・バーズビー ク、 ・・開口部。 ミ「 ７フ ？ 刀 乃 図
Claims (1)
- シリコン基板上に酸化膜を形成したのちパターニングし
素子分離領域にのみ該酸化膜を残す工程と、前記酸化膜
を含む全面に窒化膜を形成する工程と、前記窒化膜上に
平坦化材層を形成したのち該平坦化材層と前記酸化膜上
の窒化膜をエッチングし、酸化膜の表面を露出させる工
程と、残された前記窒化膜をマスクとし表面が露出した
前記酸化膜を介して前記シリコン基板を酸化し素子分離
酸化膜を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18100488A JPH0230134A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18100488A JPH0230134A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0230134A true JPH0230134A (ja) | 1990-01-31 |
Family
ID=16093054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18100488A Pending JPH0230134A (ja) | 1988-07-19 | 1988-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
| US5899726A (en) * | 1995-12-08 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of forming oxide isolation in a semiconductor device |
-
1988
- 1988-07-19 JP JP18100488A patent/JPH0230134A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700733A (en) * | 1995-06-27 | 1997-12-23 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate |
| US5909629A (en) * | 1995-06-27 | 1999-06-01 | Micron Technology, Inc. | Semiconductor processing method of forming field oxide regions on a semiconductor substrate |
| US5899726A (en) * | 1995-12-08 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of forming oxide isolation in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0230134A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JP3010650B2 (ja) | 半導体装置の製造方法 | |
| JPH03101250A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JP2992171B2 (ja) | 半導体装置の製造方法 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS60101947A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPH02156633A (ja) | 半導体装置の製造方法 | |
| JPS6150347A (ja) | コンタクトホ−ルの形成方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPH0472625A (ja) | 半導体装置の製造方法 | |
| JPH03152931A (ja) | 半導体装置の製造方法 | |
| JPS59197164A (ja) | 半導体装置の製造方法 | |
| JPS6266645A (ja) | 半導体装置およびその製造方法 | |
| JPH0298933A (ja) | 半導体装置の製造方法 | |
| JPH05198571A (ja) | 半導体装置及びその製造方法 | |
| JPH021125A (ja) | 半導体装置の製造方法 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 |