JPS61107747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61107747A JPS61107747A JP22920784A JP22920784A JPS61107747A JP S61107747 A JPS61107747 A JP S61107747A JP 22920784 A JP22920784 A JP 22920784A JP 22920784 A JP22920784 A JP 22920784A JP S61107747 A JPS61107747 A JP S61107747A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- resist pattern
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は半導体装置の製造方法に関し、特にコンタクト
ホールの形成に改良を施した半導体装置の製造方法に関
する。
ホールの形成に改良を施した半導体装置の製造方法に関
する。
従来、半導体装置は、例えば第１３図（ａ）〜（Ｃ）に
示す如く製造されている。
示す如く製造されている。
即ち、まず、同図＜ａ＞に示す如く、表面にＮ”型の拡
散層１を有したＰ型の半導体基板２上に絶縁膜３を介し
てフォトレジスト層４を形成する。つづいて、所望のサ
イズの開口部を有するマスクを用い写真蝕刻（ＰＥＰ）
法により、フォトレジスト層４に開口部５を形成する（
同図（ｂ）図示〉。次いで、フォトレジスト層４をマス
クとして絶縁膜３をエツチングしコンタクトホール６を
形成する（同図（Ｃ）図示）。
散層１を有したＰ型の半導体基板２上に絶縁膜３を介し
てフォトレジスト層４を形成する。つづいて、所望のサ
イズの開口部を有するマスクを用い写真蝕刻（ＰＥＰ）
法により、フォトレジスト層４に開口部５を形成する（
同図（ｂ）図示〉。次いで、フォトレジスト層４をマス
クとして絶縁膜３をエツチングしコンタクトホール６を
形成する（同図（Ｃ）図示）。
しかしながら、従来技術によれば、コンタクトホール６
と同等もしくは数倍の面積からしかフォトレジスト層４
を開口するための光が得られないため、極微細なコンタ
クトホールの形成が困難である。即ち、露光に際しては
第１４図に示す如くマスク７の上方から光を照射し、現
像することによりレジストパターン４を得るが、第１５
図に示す如く該レジストパターン４の開口部５のコーナ
一部が丸みを帯びる。従って、第１６図に示す如く小さ
い開口部５′を有するレジストパターン４′の場合は、
該レジストパターン４′の開口部５′ひいてはコンタク
トホールのコーナ一部が丸みを帯び、微細なコンタクト
ホールを精度よく形成することが困難となる。
と同等もしくは数倍の面積からしかフォトレジスト層４
を開口するための光が得られないため、極微細なコンタ
クトホールの形成が困難である。即ち、露光に際しては
第１４図に示す如くマスク７の上方から光を照射し、現
像することによりレジストパターン４を得るが、第１５
図に示す如く該レジストパターン４の開口部５のコーナ
一部が丸みを帯びる。従って、第１６図に示す如く小さ
い開口部５′を有するレジストパターン４′の場合は、
該レジストパターン４′の開口部５′ひいてはコンタク
トホールのコーナ一部が丸みを帯び、微細なコンタクト
ホールを精度よく形成することが困難となる。
本発明は、上記事情に鑑みてなされたもので、微細なコ
ンタクトホールを精度よく形成可能な半導体装置の製造
方法を提供することを目的とする。
ンタクトホールを精度よく形成可能な半導体装置の製造
方法を提供することを目的とする。
本願第１の発明は、半導体基板上に第１の絶縁膜を形成
する工程と、この絶縁膜を選択的にエツチング除去する
工程と、全面に第２の絶縁膜を形成する工程と、この第
２の絶縁膜を選択的にエツチング除去し、前記第１の絶
縁膜のエツチング部と第２のエツチング部の交差部でコ
ンタクトホールを形成する工程とを具備することを特徴
とし、これにより露光時にパターン全体に入る光の量、
１．：特にコーナ一部における光の量が不足する
ことを補い、もって微細なコンタクトホールの形成を図
ったことを骨子とする。
する工程と、この絶縁膜を選択的にエツチング除去する
工程と、全面に第２の絶縁膜を形成する工程と、この第
２の絶縁膜を選択的にエツチング除去し、前記第１の絶
縁膜のエツチング部と第２のエツチング部の交差部でコ
ンタクトホールを形成する工程とを具備することを特徴
とし、これにより露光時にパターン全体に入る光の量、
１．：特にコーナ一部における光の量が不足する
ことを補い、もって微細なコンタクトホールの形成を図
ったことを骨子とする。
本願第２の発明は、半導体基板上に絶縁膜を形成する工
程と、この絶縁膜上にレジスト以外のマスク材を形成す
る工程と、このマスク材をパターニングする工程と、開
口部を有するレジストパターンを、該レジストパターン
の開口部と前記マスク材の開口部との交わり部がコンタ
クトホール形成用のマスクとなるように形成する工程と
、前記マスク材と前記レジストパターンをマスクとして
前記絶縁膜をエツチングしコンタクトホールを開孔する
工程とを具備し、これにより本願第１の発明と同様な効
果を得ることを図ったものである。
程と、この絶縁膜上にレジスト以外のマスク材を形成す
る工程と、このマスク材をパターニングする工程と、開
口部を有するレジストパターンを、該レジストパターン
の開口部と前記マスク材の開口部との交わり部がコンタ
クトホール形成用のマスクとなるように形成する工程と
、前記マスク材と前記レジストパターンをマスクとして
前記絶縁膜をエツチングしコンタクトホールを開孔する
工程とを具備し、これにより本願第１の発明と同様な効
果を得ることを図ったものである。
以下、本発明の一実施例を図を参照して説明する。
実施例１
（１）、まず、Ｐ型のシリコン基板２１上に選択酸化法
を用いて素子分離領域２２を形成した後、基板２１にヒ
素をイオン注入、１０００℃で２０分間アニールし、Ｎ
＋型の拡散層２３を形成した（第１図（ａ）、（ｂ）図
示）。ここで、同図（ｂ）は同図（ａ）のＢ−Ｂ線に冷
う断面図であり、以下同様に考える。つづいて、全面に
厚さ７０００人の第１のＣＶＤシリ２ン酸化膜２４を形
成したく第２図（ａ）、（ｂ）図示）。次いで、この酸
化膜２４上に、前記拡散層２４の長手方向 。
を用いて素子分離領域２２を形成した後、基板２１にヒ
素をイオン注入、１０００℃で２０分間アニールし、Ｎ
＋型の拡散層２３を形成した（第１図（ａ）、（ｂ）図
示）。ここで、同図（ｂ）は同図（ａ）のＢ−Ｂ線に冷
う断面図であり、以下同様に考える。つづいて、全面に
厚さ７０００人の第１のＣＶＤシリ２ン酸化膜２４を形
成したく第２図（ａ）、（ｂ）図示）。次いで、この酸
化膜２４上に、前記拡散層２４の長手方向 。
（矢印Ｘ）に沿うような開口部２５を有した第１のレジ
ストパターン２６を形成した（第３図（ａ）（ｂ）及び
第９図図示）。ここで、第９図のＡ−Ａ線、８−Ｂ線に
沿う断面図が、夫々第３図（ａ）、（ｂ）となる。なお
、第９図において、点線に囲まれた＠域が開口部２５で
あり、点領域がコンタクトホール形成形成予定部である
。しかる後、前記レジストパターン２６をマスクとして
７′ 前記酸化膜２４を反応性イオ７ンエッチング（ＲｉＥ）
により選択的にエツチング除去した後、レジストパター
ン２６を剥離した（第４図（ａ）、（ｂ）図示）。更に
、全面に厚さ７０００人の第２のＣＶＤシリコン酸化膜
２７を形成した（第５図（ａ）、（ｂ）図示）。
ストパターン２６を形成した（第３図（ａ）（ｂ）及び
第９図図示）。ここで、第９図のＡ−Ａ線、８−Ｂ線に
沿う断面図が、夫々第３図（ａ）、（ｂ）となる。なお
、第９図において、点線に囲まれた＠域が開口部２５で
あり、点領域がコンタクトホール形成形成予定部である
。しかる後、前記レジストパターン２６をマスクとして
７′ 前記酸化膜２４を反応性イオ７ンエッチング（ＲｉＥ）
により選択的にエツチング除去した後、レジストパター
ン２６を剥離した（第４図（ａ）、（ｂ）図示）。更に
、全面に厚さ７０００人の第２のＣＶＤシリコン酸化膜
２７を形成した（第５図（ａ）、（ｂ）図示）。
（２１，次に、前記酸化膜２７上に、前記拡散層２３の
長手方向く矢印Ｘ）と直交する方向に開口部２８を有し
た第２のレジストパターン２９を形−成したく第６図（
ａ）、（ｂ）及び第１０図図示）。
長手方向く矢印Ｘ）と直交する方向に開口部２８を有し
た第２のレジストパターン２９を形−成したく第６図（
ａ）、（ｂ）及び第１０図図示）。
ここで、第１０図のＡ−Ａ線、Ｂ−Ｂ線に沿う断面図が
、夫々第６図（ａ）、（ｂ）となる。なお、第１０図に
おいて、点線内の領域が開口部８である。つづいて、前
記レジストパターン２つをマスクとして前記酸化１１！
２４．２７をＲＩＥによりエツチング除去し、略正方形
のコンタクトホール３０を形成した。この際、エツチン
グ時間は、拡散層２３の長手方向で該拡散層２３が露出
した時間＋２０％のオーバーエツチングとした。なお、
拡散層２３の長手方向と直交するの該拡散層２３も露出
する。この後、レジストパターン２９を剥離した（第７
図（ａ）、（ｂ）図示）。次いで、全面に例えばＡ２層
を堆積した後、パターニングして拡散層２３とコンタク
トホール３Ｑを介して接続するＡ２配線３１を形成し、
半導体装置を製造したく第８図（ａ）、（ｂ）及び第１
１図図示）。
、夫々第６図（ａ）、（ｂ）となる。なお、第１０図に
おいて、点線内の領域が開口部８である。つづいて、前
記レジストパターン２つをマスクとして前記酸化１１！
２４．２７をＲＩＥによりエツチング除去し、略正方形
のコンタクトホール３０を形成した。この際、エツチン
グ時間は、拡散層２３の長手方向で該拡散層２３が露出
した時間＋２０％のオーバーエツチングとした。なお、
拡散層２３の長手方向と直交するの該拡散層２３も露出
する。この後、レジストパターン２９を剥離した（第７
図（ａ）、（ｂ）図示）。次いで、全面に例えばＡ２層
を堆積した後、パターニングして拡散層２３とコンタク
トホール３Ｑを介して接続するＡ２配線３１を形成し、
半導体装置を製造したく第８図（ａ）、（ｂ）及び第１
１図図示）。
ここで、第１１図のＡ−Ａ線、Ｂ−Ｂ線に沿う断面図が
、夫々第８図（ａ）、（ｂ）に対応する。
、夫々第８図（ａ）、（ｂ）に対応する。
なお、第１１図において、一点鎖線内はＡ２配線３１と
なる。
なる。
しかして、実施例１によれば、微細なコンタクトホール
３０を形成できる。これを、第１２図を参照して説明す
る。即ち、拡散層２３の長手方向に沿う開口部２５を有
した第１のレジストパターン２６をマスクとして酸化膜
２４を選択的にエツチング除去した後、拡散層２３の長
手方向と直交する方向に開口部２８を有した第２のレジ
ストパターン２９をマスクとして酸化膜２４．２７を選
択的にエツチング除去するため、コンタクトホール３０
のコーナ一部は従来の如く丸みを帯びない。
３０を形成できる。これを、第１２図を参照して説明す
る。即ち、拡散層２３の長手方向に沿う開口部２５を有
した第１のレジストパターン２６をマスクとして酸化膜
２４を選択的にエツチング除去した後、拡散層２３の長
手方向と直交する方向に開口部２８を有した第２のレジ
ストパターン２９をマスクとして酸化膜２４．２７を選
択的にエツチング除去するため、コンタクトホール３０
のコーナ一部は従来の如く丸みを帯びない。
従って、微細なコンタクトホール３０を形成できる。
実施例２
（１）、まず、実施例１と同様にＰ型のシリコン基板２
１上に素子分離領域２２、Ｎ＋型の拡散層２３を形成し
く第１７図（ａ）、（ｂ）図示）、全面に厚さ７０ｏＯ
大の第１のＣＶＤシリコン酸化膜２４を形成した （第
１８図（ａ）、（ｂ）図示）。つづいて、全面に厚さ７
０００人のへ２層４１を形成したく第１９図（ａ）、（
ｂ）図示）。
１上に素子分離領域２２、Ｎ＋型の拡散層２３を形成し
く第１７図（ａ）、（ｂ）図示）、全面に厚さ７０ｏＯ
大の第１のＣＶＤシリコン酸化膜２４を形成した （第
１８図（ａ）、（ｂ）図示）。つづいて、全面に厚さ７
０００人のへ２層４１を形成したく第１９図（ａ）、（
ｂ）図示）。
次いで、このへ２層４１上に、前記拡散層２３の長手方
向（矢印Ｘ）に沿う開口・部４２を有した第１のレジス
トパターン４３を形成したく第２０図（ａ）、（ｂ）及
び第２６図図示）。ここで、第２６図のＡ−Ａ線、Ｂ−
Ｂ線に沿う断面図が、夫々第２０図（ａ）、（ｂ）とな
る。なお、第２６図において、点線に囲まれた領域が開
口部４２であり、点領域がコンタクトホール形成形成予
定部である。しかる後、前記レジストパターン４３をマ
スクとして前記ＡＲ１ｉ４１をＲＩＥにより選択的にエ
ツチング除去し、レジストパターン４３を剥離した（第
２１図（ａ）、（ｂ）図示）。
向（矢印Ｘ）に沿う開口・部４２を有した第１のレジス
トパターン４３を形成したく第２０図（ａ）、（ｂ）及
び第２６図図示）。ここで、第２６図のＡ−Ａ線、Ｂ−
Ｂ線に沿う断面図が、夫々第２０図（ａ）、（ｂ）とな
る。なお、第２６図において、点線に囲まれた領域が開
口部４２であり、点領域がコンタクトホール形成形成予
定部である。しかる後、前記レジストパターン４３をマ
スクとして前記ＡＲ１ｉ４１をＲＩＥにより選択的にエ
ツチング除去し、レジストパターン４３を剥離した（第
２１図（ａ）、（ｂ）図示）。
（２）０次に、へ２層４１上に、前記拡散層２３の長手
方向（矢印Ｘ）と直交するに開口部４．４を有した第２
のレジストパターン４５を形成した（第２２図（ａ）、
（ｂ）及び第２７図図示）。ここで、第２７図のＡ−Ａ
線、Ｂ−Ｂ線に沿う断面図が、夫々第２２図（ａ）、（
ｂ）である。なお、前記レジストパターン４５の開口部
４４と、Ａλ層４１の開口部との交わり郡が後記コンタ
クトホール形成用のマスクとなる。また、第２７図にお
いて、点線内の領域が開口部４４である。つづいて、前
記へ２層４１及びレジストパターン４５をマスクとして
前記酸化膜２４をＲＩＥにより選択的にエツチング除去
し、略正方形のコンタクトホール４６を形成したく第２
３図（ａ）、（ｂ）図示）。次いで、前記Ａ２層４１と
レジストパターン４５を硫酸と過酸化水素の混合液で剥
離した（第２４図（ａ）、（ｂ）図示）。しかる後、全
面にＡｎ層を堆積し、パターニングを行なってコンタク
トホール４６を介して前記拡散層２３に接続するＡ℃配
線４７を形成した（第２５図（ａ）、（ｂ）及び第２８
図図示）。ここで、第２８図のＡ−Ａ線、Ｂ−Ｂ線に沿
う断面図が、夫々第２５図（ａ）、（ｂ）となる。第２
７図において、一点鎖線Ａ℃配線４７となる。
方向（矢印Ｘ）と直交するに開口部４．４を有した第２
のレジストパターン４５を形成した（第２２図（ａ）、
（ｂ）及び第２７図図示）。ここで、第２７図のＡ−Ａ
線、Ｂ−Ｂ線に沿う断面図が、夫々第２２図（ａ）、（
ｂ）である。なお、前記レジストパターン４５の開口部
４４と、Ａλ層４１の開口部との交わり郡が後記コンタ
クトホール形成用のマスクとなる。また、第２７図にお
いて、点線内の領域が開口部４４である。つづいて、前
記へ２層４１及びレジストパターン４５をマスクとして
前記酸化膜２４をＲＩＥにより選択的にエツチング除去
し、略正方形のコンタクトホール４６を形成したく第２
３図（ａ）、（ｂ）図示）。次いで、前記Ａ２層４１と
レジストパターン４５を硫酸と過酸化水素の混合液で剥
離した（第２４図（ａ）、（ｂ）図示）。しかる後、全
面にＡｎ層を堆積し、パターニングを行なってコンタク
トホール４６を介して前記拡散層２３に接続するＡ℃配
線４７を形成した（第２５図（ａ）、（ｂ）及び第２８
図図示）。ここで、第２８図のＡ−Ａ線、Ｂ−Ｂ線に沿
う断面図が、夫々第２５図（ａ）、（ｂ）となる。第２
７図において、一点鎖線Ａ℃配線４７となる。
しかして、実施例２によれば、第２９図に示す如くコン
タクトホール４６がＡλ層４１の開口部とレジストパタ
ーン４５の開口部４４の交わり部分となるため、実施例
１と同様微細なコンタクトホール４６を形成できる。ま
た、実施例１では第１、第２のレジストパターンをマス
クとして酸化膜をＲＩＥによりエツチング除去するため
、拡散層のダメージや、素子分離領域の膜減りが生じる
のに対し、実施例２の場合、マスク（Ａ℃、レジスト）
を介して酸化膜をエツチングしコンタクトホールを形成
するため、実施例１に比べ拡散層のダメージや素子分離
領域の膜減りを軽減できる。
タクトホール４６がＡλ層４１の開口部とレジストパタ
ーン４５の開口部４４の交わり部分となるため、実施例
１と同様微細なコンタクトホール４６を形成できる。ま
た、実施例１では第１、第２のレジストパターンをマス
クとして酸化膜をＲＩＥによりエツチング除去するため
、拡散層のダメージや、素子分離領域の膜減りが生じる
のに対し、実施例２の場合、マスク（Ａ℃、レジスト）
を介して酸化膜をエツチングしコンタクトホールを形成
するため、実施例１に比べ拡散層のダメージや素子分離
領域の膜減りを軽減できる。
なお、上記実施例では、コンタクトホー、ルが葛根表面
の拡散層に対応する位置に形成されている場合について
述べたが、これに限らず、例えば基板上に絶縁膜を介し
て形成された電極あるいは配線層に対応する位置にコン
タクトホールが設けられている場合でもよい。
の拡散層に対応する位置に形成されている場合について
述べたが、これに限らず、例えば基板上に絶縁膜を介し
て形成された電極あるいは配線層に対応する位置にコン
タクトホールが設けられている場合でもよい。
上記実施例では、コンタクトホールの形状が略正方形の
場合について述べたが、これに限らず、例えば長方形の
場合にも同様に適用できる。但し、この場合、コンタク
トホールに形成されるＡｎ層の断線を回避する意味でコ
ンタクトホールの長辺を決めるエツチングは、第２のＣ
ＶＤシリコン酸化膜をエツチングすることによりと良い
。
場合について述べたが、これに限らず、例えば長方形の
場合にも同様に適用できる。但し、この場合、コンタク
トホールに形成されるＡｎ層の断線を回避する意味でコ
ンタクトホールの長辺を決めるエツチングは、第２のＣ
ＶＤシリコン酸化膜をエツチングすることによりと良い
。
上記実施例２では、マスク材としてＡＪ２層°を用いた
が、これに限らず、例えばモリブデン層、タングステン
層等でもよい。
が、これに限らず、例えばモリブデン層、タングステン
層等でもよい。
以上詳述した如く本発明によれば、微細なコンタクトホ
ールを精度よく形成でき、もって集積度を向上できる半
導体装置の製造方法を提供できる。
ールを精度よく形成でき、もって集積度を向上できる半
導体装置の製造方法を提供できる。
第１図〜第８図は本発明の実施例１に係る半導体装置の
製造方法を工程順に示す断面図、第９図は第３図の平面
図、第１ｏ図は第６図の平面図、第１１図は第８図の平
面図、第１２図は実施例１の効果を説明するための平面
図、第１３図（ａ）〜（Ｃ）は従来の半導体装置の製造
方法を工程順に示す断面図、第１４図は露光の原理を説
明するための図、第１５図及び第１６図は夫々従来技術
の欠点を説明するための図、第１７図〜第２５図は実施
例２に係る半導体装置の製造方法を工程順に示す断面（
図、第２６図は第２０図の平面図、第２７図は第２２図
の平面図、第２８図は第２５図の平面図、第２９図は実
施例２の効果を説明するための平面図である。 ２１・・・Ｐ型のシリコン基板、２２・・・素子弁Ｉ＠
域、２３・・・Ｎ＋型の拡散層、２４．２７・・・ＣＶ
Ｄシリコン酸化膜、２５．２８．４２．４４・・・開口
部、２６．２９．４３．４５・・・レジストパターン、
３０．４６・・・コンタクトホール、３１．４１．４７
・・・Ａ２層。
製造方法を工程順に示す断面図、第９図は第３図の平面
図、第１ｏ図は第６図の平面図、第１１図は第８図の平
面図、第１２図は実施例１の効果を説明するための平面
図、第１３図（ａ）〜（Ｃ）は従来の半導体装置の製造
方法を工程順に示す断面図、第１４図は露光の原理を説
明するための図、第１５図及び第１６図は夫々従来技術
の欠点を説明するための図、第１７図〜第２５図は実施
例２に係る半導体装置の製造方法を工程順に示す断面（
図、第２６図は第２０図の平面図、第２７図は第２２図
の平面図、第２８図は第２５図の平面図、第２９図は実
施例２の効果を説明するための平面図である。 ２１・・・Ｐ型のシリコン基板、２２・・・素子弁Ｉ＠
域、２３・・・Ｎ＋型の拡散層、２４．２７・・・ＣＶ
Ｄシリコン酸化膜、２５．２８．４２．４４・・・開口
部、２６．２９．４３．４５・・・レジストパターン、
３０．４６・・・コンタクトホール、３１．４１．４７
・・・Ａ２層。
Claims (4)
- （１）、半導体基板上に第１の絶縁膜を形成する工程と
、この絶縁膜を選択的にエッチング除去する工程と、全
面に第２の絶縁膜を形成する工程と、この第２の絶縁膜
を選択的にエッチング除去し、前記第１の絶縁膜のエッ
チング部と第２のエッチング部の交差部でコンタクトホ
ールを形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - （２）、コンタクトホールの形状が長方形であり、この
コンタクトホールの長辺を決めるエッチングを第２の絶
縁膜のエッチングで行なうことを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - （３）、コンタクトホール上の配線の長さ方向と平行な
コンタクトホールの辺のエッチングを、第２の絶縁膜の
エッチングで行なうことを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - （４）、半導体基板上に絶縁膜を形成する工程と、この
絶縁膜上にレジスト以外のマスク材を形成する工程と、
このマスク材をパターニングする工程と、開口部を有す
るレジストパターンを、該レジストパターンの開口部と
前記マスク材の開口部との交わり部がコンタクトホール
形成用のマスクとなるように形成する工程と、前記マス
ク材と前記レジストパターンをマスクとして前記絶縁膜
をエッチングしコンタクトホールを開孔する工程とを具
備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22920784A JPS61107747A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22920784A JPS61107747A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107747A true JPS61107747A (ja) | 1986-05-26 |
Family
ID=16888494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22920784A Pending JPS61107747A (ja) | 1984-10-31 | 1984-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333255B1 (en) | 1997-08-21 | 2001-12-25 | Matsushita Electronics Corporation | Method for making semiconductor device containing low carbon film for interconnect structures |
-
1984
- 1984-10-31 JP JP22920784A patent/JPS61107747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333255B1 (en) | 1997-08-21 | 2001-12-25 | Matsushita Electronics Corporation | Method for making semiconductor device containing low carbon film for interconnect structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237751B1 (ko) | 반도체 장치의 미세구조 형성 방법 | |
| JPH03178129A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH0230134A (ja) | 半導体装置の製造方法 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| JPS5815934B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JP2841417B2 (ja) | マスクの形成方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPH0357269A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS63257248A (ja) | 半導体装置の製造方法 | |
| JPS63164428A (ja) | 半導体装置の製造方法 | |
| JPS59135731A (ja) | 半導体装置の製造方法 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPH02231711A (ja) | 半導体装置の製造方法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPS62247530A (ja) | マスクパタ−ンの形成方法 | |
| JPH05198571A (ja) | 半導体装置及びその製造方法 |