JPH02156633A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02156633A JPH02156633A JP31233088A JP31233088A JPH02156633A JP H02156633 A JPH02156633 A JP H02156633A JP 31233088 A JP31233088 A JP 31233088A JP 31233088 A JP31233088 A JP 31233088A JP H02156633 A JPH02156633 A JP H02156633A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- film
- diffusion layer
- semiconductor device
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特に高密度の半導体
素子の形成方法に関するものである。
素子の形成方法に関するものである。
従来の技術
近年、半導体素子の形成方法は、高密度化のため、自己
整合技術が多く用いられるようになってきた。
整合技術が多く用いられるようになってきた。
以下、自己整合技術を用いた従来の半導体素子の形成方
法について第２図に示した工程断面図を参照して説明す
る。
法について第２図に示した工程断面図を参照して説明す
る。
シリコン基板１の表面に酸化シリコン膜２を堆積し、次
いで、レジスト膜３を塗布し、写真食刻法によりパター
ンニングを行う。次にドライエツチング、あるいはウェ
ットエツチングにより酸化シリコン膜２を除去してコン
タクト窓４，５を形成するく第２図（ａ））。
いで、レジスト膜３を塗布し、写真食刻法によりパター
ンニングを行う。次にドライエツチング、あるいはウェ
ットエツチングにより酸化シリコン膜２を除去してコン
タクト窓４，５を形成するく第２図（ａ））。
レジスト膜３を除去した後、イオン注入法により酸化シ
リコン膜をマスクとして不純物拡散層６．７を形成する
（第２図（ｂ））。
リコン膜をマスクとして不純物拡散層６．７を形成する
（第２図（ｂ））。
次に、コンタクト窓４，５に電極９，１０を形成して、
不純物拡散層６，７と電極９，１０とを接続させる（第
２図（Ｃ））。
不純物拡散層６，７と電極９，１０とを接続させる（第
２図（Ｃ））。
発明が解決しようとする課題
上記、従来の製造方法では、不純物拡散層６゜７の間隔
は電極８，９０間隔及び、コンタクト窓４．５と電極８
，９との重ね合わせ余裕により決まってしまうため、素
子の占有面積の増大を招（という欠点を有していた。
は電極８，９０間隔及び、コンタクト窓４．５と電極８
，９との重ね合わせ余裕により決まってしまうため、素
子の占有面積の増大を招（という欠点を有していた。
本発明は、上記従来の問題点を解決するもので、素子の
占有面積の増大をな（し、高密度に素子が形成できる半
導体装置の製造方法を提供することを目的とするもので
ある。
占有面積の増大をな（し、高密度に素子が形成できる半
導体装置の製造方法を提供することを目的とするもので
ある。
課題を解決するための手段
この目的を達成するための本発明の半導体装置の製造方
法は、自己整合技術を用いて近接可能な距離で２種類の
不純物拡散層を形成した後、絶縁膜を堆積しエツチング
により、一方の不純物拡散層の半導体基板の一部を、ま
た、他方の不純物拡散層の半導体基板の全部を除去し、
コンタクト窓に電極を形成するものである。
法は、自己整合技術を用いて近接可能な距離で２種類の
不純物拡散層を形成した後、絶縁膜を堆積しエツチング
により、一方の不純物拡散層の半導体基板の一部を、ま
た、他方の不純物拡散層の半導体基板の全部を除去し、
コンタクト窓に電極を形成するものである。
作用
この製造方法によれば、２種類の不純物拡散層の間隔は
より小さ（なり、占有面積の小さい、高密度の半導体装
置の形成が可能である。
より小さ（なり、占有面積の小さい、高密度の半導体装
置の形成が可能である。
実施例
本発明の半導体装置の製造方法の一実施例について第１
図に示した工程断面図を参照しながら説明する。
図に示した工程断面図を参照しながら説明する。
まず、シリコン基板１の表面に酸化シリコン膜２を堆積
し、次いでレジスト膜を塗布し、写真食刻法によりパタ
ーンニングを行う。次にドライエツチング、あるいはウ
ェットエツチングにより酸化シリコン膜２を除去してコ
ンタクト窓４，５を形成する〈第１図（ａ））。
し、次いでレジスト膜を塗布し、写真食刻法によりパタ
ーンニングを行う。次にドライエツチング、あるいはウ
ェットエツチングにより酸化シリコン膜２を除去してコ
ンタクト窓４，５を形成する〈第１図（ａ））。
レジスト膜３を除去した後、イオン注入法により 酸化
シリコン膜をマスクとして不純物拡散層６．７を形成す
るく第１図（ｂ））。
シリコン膜をマスクとして不純物拡散層６．７を形成す
るく第１図（ｂ））。
続いて窒化シリコン膜８を堆積し、レジスト膜を塗布し
て写真食刻法により、コンタクト窓４の全部またはコン
タクト窓５の一部が露出する様にパターンニングを行う
。次いで窒化シリコン膜８をエツチングによって除去し
、不純物拡散層６のシリコン基板の全部を、不純物拡散
層７のシリコン基板の一部を露出させる。（第１図（Ｃ
））。
て写真食刻法により、コンタクト窓４の全部またはコン
タクト窓５の一部が露出する様にパターンニングを行う
。次いで窒化シリコン膜８をエツチングによって除去し
、不純物拡散層６のシリコン基板の全部を、不純物拡散
層７のシリコン基板の一部を露出させる。（第１図（Ｃ
））。
最後に、コンタクト窓４，５に電極９，１０を形成して
、不純物拡散層６，７と電極９，１０とを接続させる。
、不純物拡散層６，７と電極９，１０とを接続させる。
（第１図（ｄ））。
なお、実施例では、不純物拡散層を形成した後に堆積す
る膜を窒化シリコン膜としたが、酸化シリコン膜とは異
なる絶縁膜が適用できることは言うまでもない。
る膜を窒化シリコン膜としたが、酸化シリコン膜とは異
なる絶縁膜が適用できることは言うまでもない。
発明の効果
本発明の半導体装置の製造方法によれば、自己整合技術
によって不純物拡散層を形成した後、絶縁物により他方
の不純物拡散層のコンタクト窓の一部を覆うことができ
るため、不純物拡散層の間隔を小さくすることができる
。
によって不純物拡散層を形成した後、絶縁物により他方
の不純物拡散層のコンタクト窓の一部を覆うことができ
るため、不純物拡散層の間隔を小さくすることができる
。
この結果、素子の占有面積が小さくなり高密度な半導体
装置を得ることができる。
装置を得ることができる。
第１図は本発明の半導体装置の製造方法の実施例を示す
工程断面図、第２図は従来の半導体装置の製造方法を示
す工程断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・レジスト膜、４，５・・・・・
・コンタクト窓、６．７・・・・・・不純物拡散層、８
・・・・・・窒化シリコン膜、９，１０・・・・・・電
極。 代理人の氏名 弁理士 粟野重孝 ほか１名／−−−シ
ゾコソ菖仮 ｚ−ｍ＋じシリコン層 第 図
工程断面図、第２図は従来の半導体装置の製造方法を示
す工程断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・レジスト膜、４，５・・・・・
・コンタクト窓、６．７・・・・・・不純物拡散層、８
・・・・・・窒化シリコン膜、９，１０・・・・・・電
極。 代理人の氏名 弁理士 粟野重孝 ほか１名／−−−シ
ゾコソ菖仮 ｚ−ｍ＋じシリコン層 第 図
Claims (1)
- 半導体基板上の絶縁膜を除去して複数のコンタクト窓を
形成する工程、同コンタクト窓を利用して自己整合的に
不純物拡散層を形成する工程、前記絶縁膜とはエッチン
グ速度が異なる絶縁膜を堆積した後、一方の不純物拡散
層の半導体基板の一部と、又他方の不純物拡散層の半導
体基板の少なくとも一部を露出させる工程、及び前記コ
ンタクト窓に電極を形成する工程とを備えたことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31233088A JPH02156633A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31233088A JPH02156633A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156633A true JPH02156633A (ja) | 1990-06-15 |
Family
ID=18027939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31233088A Pending JPH02156633A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156633A (ja) |
-
1988
- 1988-12-09 JP JP31233088A patent/JPH02156633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3912932B2 (ja) | フラッシュメモリデバイスの製造方法 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPS6252950B2 (ja) | ||
| JP4226115B2 (ja) | 半導体素子のマスク製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2516429B2 (ja) | 半導体装置の製造方法 | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR0140806B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPH0260213B2 (ja) | ||
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPH0230134A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 |