JPH02303034A - 多層配線構造の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、アルミニウム（Ａｅ）合金配線を有する半導
体集積回路に適用して最適な多層配線構造の製造方法に
関する。

（ロ）従来の技術 近年、ＬＳＩにおいては、配線幅の微細化や配線の多層
化が進み、これに伴い配線の信頼性の向上が従来以上に
重要になっている。この配線の信頼性を決定する要因と
しては、エレクトロマイグレーション、いわゆるヒロッ
ク（ｈｉｌｌｏｃｋ　）の成長による積層配線間のショ
ート等が考えられる。

ヒロックはアルミニウム（Ａｆ！、）Ｎ１堆積後の長時
間熱処理によって成長するので、これらの問題に対処す
るために、近時、ＡＩ！、合金膜上に還移金属等の硬質
膜を設けた構造の積層膜から成る配線が注目されている
。（例えば、特開昭８３−１４３８４２号） 一方、Ａｆｆｉ層のホトレジスト工程においては、Ａｆ
！層表面が光を反射（ハレーション）することによる、
レジスト膜のパターン精度の劣化という問題がある。こ
の問題に対しては、反射光を吸収する物質をレジストに
含ませることで解決していた。

（ハ）発明が解決しようとする課題 しかしながら、配線幅の微細化を押し進めるには、上記
したハレーション対策では対処しきれないことが本願発
明者によって明らかになった。

また、上記ヒロック対策とハレーション対策が別個に行
われるので、プロセスが煩雑になる欠点を有していた。

〈二）課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、先ずＡ
２層表面にシリコン薄膜（８）を形成してハレーション
防止膜とし、続いてシリコン薄膜を酸化してヒロック防
止膜とすることにより、ヒロック対策とハレーション対
策との両方を同時的に行える多層配線構造のプロセスを
提供するものである。

（＊）作用 本発明によれば、Ａり層表面に非透明のシリコン薄膜（
８）を形成するので１、ホトレジスト工程においてＡ！
層表面での露光光の反射を防止できる。また、ＲＴＡ処
理を行なうので、シリコン薄膜（８）を酸化してヒロッ
ク成長防止膜に転用できる他１．１１層側面の表面を改
質できる。

（へ）実施例 以下に本発明の一実施例を図面を参照して詳細に説明す
る。

先ず第１図Ａに示すように、本実施例によるＭｏＳ型Ｌ
ＳＩにおいては、例えばＰ型シリコン基板（１）の表面
を選択酸化して素子分離用のフィールド酸化膜（２）を
形成し、フィールド酸化膜〈２）で囲まれた基板（１）
表面にはポリシリコン（Ｐｏ１ｙ−５ｉｌｉｃｏｎ　）
から成るゲート電極（３）がゲート酸化膜（４）を介し
て形成される。ゲート電極（３）両脇の基板（１）表面
にはソース・ドレイン領域（５）が設けられる。ゲート
電極（３）は例えば減圧ＣＶＤ法によるＰＳＧ（リン・
シリケート・グラス）又はＢＰＳＧ（ボロン・リン・シ
リケート・グラス）等の絶縁膜（６）で覆われている。

この絶縁膜（６）上に、例えばスパッタ法によりシリコ
ン（５ｉ）を数％含むアルミニウム（Ａ　ｌ　）を約１
μｍ厚に堆積して１ｓｔＡ１層（７）とし、続いて１　
ｓｔＡ　１層（７）上に同じくスパッタ法によりシリコ
ン（Ｓｉ）を１００〜３００人程度積層してシリコン薄
膜（８）とする。これらの工程は比較的簡単な工程で済
ませることができる。つまり、１ｓｔＡｆｆｉ層（７）
として使用するアルミ・シリコン（Ａｊ！−５ｉ）形成
用のスパッタ装置は、アルミニウム（Ａ２）とシリコン
（Ｓｉ）との２つのターゲットを有するものであり、先
ず２つのターゲットで１ｓｔＡ１層（７）を堆積し、続
いてシリコン（Ｓｉ）ターゲットだけに切換えてシリコ
ン薄膜（８）を積層することにより、同一装置内の１回
の処理で積層構造にできる。

次に第１図Ｂに示すように、例えばポジ型レジストを基
板（１）上にスピンオン塗布、ベーキングを処し、続い
て下層配線パターンに対応するパターンをホトマスクを
使用して例えばステッパ装置により露光し、現像液で現
像して前記配線パターンに対応したレジスト膜（９）パ
ターンを形成する。上記露光時に、１ｓｔＡ　１２層（
７）表面がシリコン薄膜（８）で覆われるので、光干渉
による反射光の打消し合いにより露光光が１　ｓｔＡ　
１層（７）表面で反射（ハレーション）することが無く
、従ってホトマスクパターンに対応する高精度のレジス
ト膜（９）パターンを得ることができる。その後、例え
ばプラズマ等の異方性エツチングにより１ｓｔＡＮ層（
７）とシリコン薄膜（８）を同時的にパターニングして
下層配線パターンを形成する。

次に第１図Ｃに示すように、レジスト膜（９）を沸酸系
溶液で除去した後ランプヒートアニール（ＲＴＡ）方式
によって基板（１）表面を短時間熱処理する。雰囲気は
酸化性とし、この処理によってシリコン薄膜（８）のシ
リコン（Ｓｉ）を酸化してシリコン酸化膜（Ｓｉｎ、）
とする、パターニングによって露出した１　ｓｔＡ　１
２層（７）の側面もランプヒートアニール処理により酸
化（Ａ　ｆｆｉ　＊Ｏｓ＞される。

次に第１図りに示すように、減圧ＣＶＤ法等の手段によ
り１　ｓｔＡ　ｅ　Ｂ　（７）とシリコン薄膜（８）を
覆うようにＰＳＧ等から成る層間絶縁膜（１０）を形成
する１本工程は数百℃、３０分〜１時間もの長時間熱処
理となる。

次に第１図Ｅに示すように、層間接続を行う為のスルー
ホール（１１）を異方性、又は等方性＋異方性の組合せ
エツチングにより形成する。シリコン薄膜（８）はラン
プヒートアニール処理によってシリコン酸化膜（ＳｉＯ
ｘ）と°化しているので、同じくシリコン酸化物から成
る層間絶縁膜（１０）と同一工程で除去する。

そして第１図Ｆに示すように、再びスパッタ法等により
２　ｎｄＡ　Ｉ　ＭＡ　（１２）を堆積し、これをパタ
ーニングすることにより上層配線とする。

以上に説明した本発明のプロセスによれば、シリコン薄
膜（８）が露光光の反射（ハレーション）を防止するの
で、レジスト膜（９）パターンヲＸＷｔ度に現像でき、
従って１　ｓｔＡ　１層（２）の微細化を更に押し進め
ることができる。

一方、１　ｓｔＡ　１層（７）表面が酸化シリコン薄膜
（８）で覆われるので、層間絶縁膜り１０）形成時のヒ
ロック（ｈｉｌＬｏｃｋ　）の成長を、防止し、従って
層間耐圧の劣化を防止できる。尚、シリコン薄膜（８）
が無い状態で１　ｓｔＡ　１層（７）表面にランプヒー
トアニール処理を実施することにより、ある程度ヒロッ
ク成長を抑制できることが本願発明者により確認きれて
いるので、本願によれば１　ｓｔＡ　９層（７）の横方
向へのヒロック成長をも防止できる。

（ト）発明の詳細 な説明した如く、本発明によれば１　ｓｔＡ　１１層（
７）表面のシリコン薄膜（８）が露光光の反射（ハレー
ション）を防止するので、下層配線層の微細化を押し進
められる利点を有する。

また、ランプヒートアニール処理により短時間で１ｓｔ
Ａ１層（７）表面を酸化されたシリコン薄膜（８）で覆
うので、ヒロックの成長を防止でき、従って信頼性の高
い多層配線を形成できる利点を有する。

さらに、ランプヒートアニール処理によって横方向への
ヒロック成長をも防止できるので、１ｓｔＡｆｉ層（７
）の微細化に寄与できる利点をも有する。

そしてさらに、シリコン薄膜（８）をハレーション防止
とヒロック成長防止との両方に利用できるので、工程の
簡略化が図れる利点をも有する。

【図面の簡単な説明】

第１図Ａ−Ｆは本発明を説明する為の断面図である。

Claims (2)

【特許請求の範囲】
1. （１）半導体装置の主面上に下層配線となる電極材料層
   を形成し、続いてその表面にシリコン薄膜を堆積する工
   程、 前記シリコン薄膜上にホトレジスト膜を塗布しこれをパ
   ターニングすると共に、前記ホトレジストパターンをマ
   スクとして前記電極材料層とシリコン薄膜をパターニン
   グする工程、 前記半導体装置の主面を短時間熱処理し、前記電極材料
   層上のシリコン薄膜を酸化する工程、前記シリコン薄膜
   の上に層間絶縁膜を堆積し、続いて上層配線となる電極
   材料層を形成し、これをパターニングして上層配線とす
   る工程とを具備することを特徴とする多層配線構造の製
   造方法。
2. （２）前記短時間熱処理がランプヒートアニールである
   ことを特徴とする請求項第１項に記載の多層配線構造の
   製造方法。